WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2010001833) メモリ・論理共役システム
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2010/001833    国際出願番号:    PCT/JP2009/061741
国際公開日: 07.01.2010 国際出願日: 26.06.2009
予備審査請求日:    26.04.2010    
IPC:
G06F 7/00 (2006.01), H03K 19/177 (2006.01)
出願人: TAMA-TLO Ltd. [JP/JP]; HACHIOJI SQUARE BLDG. 11F, 9-1 ASAHI-CHO, HACHIOJI-SHI, Tokyo 1920083 (JP) (米国を除く全ての指定国).
Meisei Gakuen [JP/JP]; 1, Sakae-cho 1-chome, Fuchu-shi, Tokyo 1838531 (JP) (米国を除く全ての指定国).
OTSUKA, Kanji [JP/JP]; (JP) (米国のみ).
ITO, Tsuneo [JP/JP]; (JP) (米国のみ).
SATO, Yoichi [JP/JP]; (JP) (米国のみ).
YOSHIDA, Masahiro [JP/JP]; (JP) (米国のみ).
YAMAMOTO, Shigeru [JP/JP]; (JP) (米国のみ).
KOYAMA, Takeshi [JP/JP]; (JP) (米国のみ).
TANBA, Yuko [JP/JP]; (JP) (米国のみ).
AKIYAMA, Yutaka [JP/JP]; (JP) (米国のみ)
発明者: OTSUKA, Kanji; (JP).
ITO, Tsuneo; (JP).
SATO, Yoichi; (JP).
YOSHIDA, Masahiro; (JP).
YAMAMOTO, Shigeru; (JP).
KOYAMA, Takeshi; (JP).
TANBA, Yuko; (JP).
AKIYAMA, Yutaka; (JP)
代理人: YANASE, Mutsuyasu; PATENT ATTORNEYS SHINPO, 8th Floor, UK Building, 1-32-14, Takadanobaba, Shinjuku-ku, Tokyo 1690075 (JP)
優先権情報:
2008-173905 02.07.2008 JP
発明の名称: (EN) MEMORY/LOGIC CONJUGATE SYSTEM
(FR) SYSTÈME CONJUGUÉ MÉMOIRE / LOGIQUE
(JA) メモリ・論理共役システム
要約: front page image
(EN)There is a problem in that when an increase in scale is dealt with using a crossbar switch, a bandwidth bottle neck occurs.  Provided is a memory/logic conjugate system wherein a plurality of cluster memory chips, each including a plurality of cluster memories (20) in which basic cells (10) that have a memory circuit are disposed in the form of a cluster, and a controller chip for controlling the plurality of cluster memories are stacked in a three dimensional manner.  The plurality of cluster memories (20) arranged in the stacking direction of the plurality of cluster memory chips and the controller chip, are electrically connected to the controller chip via a multibus (11) including a through-hole via, and an arbitrary basic cell (10) is switched to a logic circuit by directly accessing the arbitrary basic cell (10) from the controller chip via the multibus (11), and writing truth value data.
(FR)L'invention vise à remédier au problème selon lequel, lorsqu’on emploie un commutateur crossbar pour faire face à une augmentation de taille, il se produit un goulet d’étranglement de bande passante. Dans un système conjugué mémoire / logique selon l’invention, une pluralité de puces de mémoire en grappes, comprenant chacune une pluralité de mémoires (20) en grappes où des cellules (10) de base constituant un circuit de mémoire sont disposées sous la forme d’une grappe, ainsi qu’une puce faisant office de contrôleur et servant à contrôler la pluralité de mémoires en grappes, sont stratifiées de manière tridimensionnelle. La pluralité de mémoires (20) en grappes, disposée dans la direction de stratification de la pluralité de puces de mémoire en grappes et de la puce-contrôleur, est reliée électriquement à la puce-contrôleur via un bus (11) à accès multiples comprenant une traversée par trou débouchant, et une cellule arbitraire (10) de base est commutée vers un circuit logique en accédant directement à la cellule arbitraire (10) de base à partir de la puce-contrôleur via le bus (11) à accès multiples et en écrivant des données de valeurs de vérité.
(JA) 規模の増大をクロスバースイッチで対応するためバンド幅ネックになるという課題がある。本発明に係るメモリ・論理共役システムは、メモリ回路を有する基本セル10をクラスタ状に配置した複数のクラスタメモリ20をそれぞれ含む複数のクラスタメモリチップと、複数のクラスタメモリを制御するためのコントローラチップと、を3次元的に積層したシステムであって、複数のクラスタメモリチップ及びコントローラチップの積層方向に沿って位置する複数のクラスタメモリ20が、貫通ビアを含んで構成されるマルチバス11を介してコントローラチップに電気的に接続されており、コントローラチップからマルチバス11を通して任意の基本セル10に直接アクセスして真理値データを書き込むことにより、任意の基本セル10を論理回路に切り替えることを特徴とする。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)