処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2009157333 - シャロー・トレンチ・アイソレーション構造とその形成方法

公開番号 WO/2009/157333
公開日 30.12.2009
国際出願番号 PCT/JP2009/060849
国際出願日 15.06.2009
IPC
H01L 21/76 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
71グループH01L21/70で限定された装置の特定部品の製造
76構成部品間の分離領域の形成
H01L 21/316 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30H01L21/20~H01L21/26に分類されない方法または装置を用いる半導体本体の処理
31半導体本体上への絶縁層の形成,例.マスキング用またはフォトリソグラフィック技術の使用によるもの;これらの層の後処理;これらの層のための材料の選択
314無機物層
316酸化物またはガラス性酸化物または酸化物を基礎としたガラスからなるもの
H01L 21/764 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
71グループH01L21/70で限定された装置の特定部品の製造
76構成部品間の分離領域の形成
764空隙
CPC
H01L 21/02164
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
02104Forming layers
02107Forming insulating materials on a substrate
02109characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
02112characterised by the material of the layer
02123the material containing silicon
02164the material being a silicon oxide, e.g. SiO2
H01L 21/02222
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
02104Forming layers
02107Forming insulating materials on a substrate
02109characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
02205the layer being characterised by the precursor material for deposition
02208the precursor containing a compound comprising Si
02219the compound comprising silicon and nitrogen
02222the compound being a silazane
H01L 21/02348
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
02104Forming layers
02107Forming insulating materials on a substrate
02296characterised by the treatment performed before or after the formation of the layer
02318post-treatment
02345treatment by exposure to radiation, e.g. visible light
02348treatment by exposure to UV light
H01L 21/76232
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
71Manufacture of specific parts of devices defined in group H01L21/70
76Making of isolation regions between components
762Dielectric regions ; , e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
76224using trench refilling with dielectric materials
76232of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
H01L 21/764
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
71Manufacture of specific parts of devices defined in group H01L21/70
76Making of isolation regions between components
764Air gaps
出願人
  • AZエレクトロニックマテリアルズ株式会社 AZ Electronic Materials (Japan) K.K. [JP]/[JP] (AE, AG, AL, AM, AO, AU, AZ, BA, BB, BF, BH, BJ, BR, BW, BY, BZ, CA, CF, CG, CI, CM, CN, CO, CR, CU, DM, DO, DZ, EC, EG, GA, GD, GE, GH, GM, GN, GQ, GT, GW, HN, HR, ID, IL, IN, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LY, MA, MD, ME, MG, MK, ML, MN, MR, MW, MX, MY, MZ, NA, NE, NG, NI, NO, NZ, OM, PG, PH, RS, RU, SC, SD, SG, SL, SM, SN, SV, SY, SZ, TD, TG, TJ, TM, TN, TT, TZ, UA, UG, UZ, VC, VN, ZA, ZM, ZW)
  • AZエレクトロニックマテリアルズUSAコーポレーション AZ Electronic Materials USA CORP. [US]/[US] (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
  • 長原 達郎 NAGAHARA Tatsuro [JP]/[JP] (UsOnly)
  • 林 昌伸 HAYASHI Masanobu [JP]/[JP] (UsOnly)
発明者
  • 長原 達郎 NAGAHARA Tatsuro
  • 林 昌伸 HAYASHI Masanobu
代理人
  • 吉武 賢次 YOSHITAKE Kenji
優先権情報
2008-16359623.06.2008JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SHALLOW TRENCH ISOLATION STRUCTURE AND METHOD FOR FORMING THE SHALLOW TRENCH ISOLATION STRUCTURE
(FR) STRUCTURE D’ISOLEMENT DE TRANCHÉE PEU PROFONDE ET PROCÉDÉ PERMETTANT DE FORMER LA STRUCTURE D’ISOLEMENT DE TRANCHÉE PEU PROFONDE
(JA) シャロー・トレンチ・アイソレーション構造とその形成方法
要約
(EN)
Disclosed is a shallow trench isolation structure having excellent insulating properties.  Also disclosed is a simple and low-cost method for formation of the shallow trench isolation structure.  The shallow trench isolation structure has a surface groove structure embedded with a silicon dioxide film.  The silicon dioxide film is localized on the surface side of a substrate, and vacancies are present on the bottom part of the grooves.  The isolation structure can be formed by coating a polysilazane composition onto a surface of a substrate, exposing the surface of the coating film to ultraviolet light to cure a part of the polysilazane present near the surface of the coating film, and, furthermore, firing the coating film.
(FR)
La présente invention a trait à une structure d’isolement de tranchée peu profonde présentant d’excellentes propriétés d’isolement. La présente invention a également trait à un procédé simple et peu onéreux permettant de former la structure d’isolement de tranchée peu profonde. La structure d’isolement de tranchée peu profonde est dotée d’une structure de rainure de surface enrobée d’un film de dioxyde de silicium. Le film de dioxyde de silicium est situé du côté de la surface d’un substrat et des trous sont présents sur la partie inférieure des rainures. La structure d’isolement peut être formée en enduisant une surface d’un substrat d’une composition de polysilazane, en exposant la surface du film de revêtement à un rayonnement ultraviolet de manière à durcir une partie du polysilazane présent à proximité de la surface du film d’enduction et, en outre, en cuisant le film d’enduction.
(JA)
 本発明によれば、絶縁特性に優れたシャロー・トレンチ・アイソレーション構造とそれを形成するための簡便かつ低コストな方法が提供される。このシャロー・トレンチ・アイソレーション構造は、表面の溝構造が二酸化ケイ素膜により埋設されており、前記二酸化ケイ素膜が前記基板の表面側に局在し、前記溝の底部に空孔を具備してなるものである。このようなアイソレーション構造は、基板表面にポリシラザン組成物を塗布し、前記塗膜の表面に紫外線を照射して、塗膜の表面近傍にあるポリシラザンの一部を硬化させ、さらに前記塗膜を焼成することにより形成させることができる。
他の公開
国際事務局に記録されている最新の書誌情報