WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2009123203) 不揮発性半導体記憶装置
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2009/123203    国際出願番号:    PCT/JP2009/056695
国際公開日: 08.10.2009 国際出願日: 31.03.2009
IPC:
H01L 21/8247 (2006.01), H01L 27/10 (2006.01), H01L 27/115 (2006.01), H01L 29/788 (2006.01), H01L 29/792 (2006.01)
出願人: Sharp Kabushiki Kaisha [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka, 5458522 (JP) (米国を除く全ての指定国).
YAMAUCHI, Yoshimitsu [JP/--]; (米国のみ)
発明者: YAMAUCHI, Yoshimitsu;
代理人: MASAKI, Yoshifumi; Yodoyabashi NAO Bldg. 7F, 3-6, Imabashi 4-chome, Chuo-ku, Osaka-shi, Osaka, 5410042 (JP)
優先権情報:
2008-095679 02.04.2008 JP
2008-299982 25.11.2008 JP
発明の名称: (EN) NONVOLATILE SEMICONDUCTOR MEMORY DEVICE
(FR) DISPOSITIF DE MÉMOIRE À SEMI-CONDUCTEUR NON VOLATILE
(JA) 不揮発性半導体記憶装置
要約: front page image
(EN)Provided is a nonvolatile semiconductor memory device equipped with source side injection type split-gate nonvolatile memory cells that can be formed by means of a one-layer polysilicon process. A memory cell is configured using a first memory cell unit (U1), which is equipped with first and second diffusion regions (2, 3) formed on a surface of a semiconductor substrate (1), and with first and second gate electrodes (6, 7), which are formed apart from each other via a gate insulating film (5) in a first channel region (4) formed between the first and the second diffusion regions; a second memory cell unit (U2), which is equipped with third and fourth diffusion regions (8, 9) formed on the surface of the semiconductor substrate (1), and with a third gate electrode (11), which is formed via the gate insulating film (5) in a second channel region (10) formed between the third and the fourth diffusion regions; and a control terminal (CG). The first to the third gate electrodes (6, 7, 11) are formed using electrode material layers of the same kind, and the second and the third gate electrodes (7, 11) are connected electrically so as to form a floating gate (FG) that is capacitively coupled with the control terminal (CG).
(FR)Cette invention se rapporte à un dispositif de mémoire à semi-conducteur non volatile équipé de cellules de mémoires non volatiles à grille divisée du type à injection du côté de la source, qui peut être formé au moyen d'un procédé de polysilicium à une couche. Une cellule de mémoire est configurée à l'aide d’une première unité de cellule de mémoire (U1), qui est dotée de première et deuxième régions de diffusion (2, 3) formées sur une surface d'un substrat de semi-conducteur (1), et de première et deuxième électrodes de grille (6, 7), qui sont formées séparées l'une de l'autre par l'intermédiaire d'un film isolant de grille (5) dans une première région de canal (4) formée entre les première et deuxième régions de diffusion ; une deuxième unité de cellule de mémoire (U2), qui est dotée de troisième et quatrième régions de diffusion (8, 9) formées sur la surface du substrat de semi-conducteur (1), et d’une troisième électrode de grille (11), qui est formée par l'intermédiaire du film isolant de grille (5) dans une deuxième région de canal (10) formée entre les troisième et quatrième régions de diffusion ; et une borne de commande (CG.). Les électrodes de grille, de la première à la troisième (6, 7, 11), sont formées à l'aide de couches de matériau d'électrode de la même sorte, et les deuxième et troisième électrodes de grille (7, 11) sont connectées de manière électrique afin de former une grille flottante (FG) qui est couplée de manière capacitive à la borne de commande (CG.).
(JA) 1層ポリシリコンプロセスで形成可能なソースサイド注入方式のスプリットゲート型不揮発性メモリセルを備えた不揮発性半導体記憶装置を提供する。メモリセルが、半導体基板1の表面に形成した第1及び第2拡散領域2,3、第1及び第2拡散領域間の第1チャンネル領域4上にゲート絶縁膜5を介して分離して形成した第1及び第2ゲート電極6,7を備える第1メモリセルユニットU1と、半導体基板1の表面に形成した第3及び第4拡散領域8,9、第3及び第4拡散領域間の第2チャンネル領域10上にゲート絶縁膜5を介して形成した第3ゲート電極11を備える第2メモリセルユニットU2と、制御端子CGを備え、第1~第3ゲート電極6,7,11が同一の電極材料層により形成され、第2及び第3ゲート電極7,11が電気的に接続されて制御端子CGと容量結合するフローティングゲートFGを形成され構成されている。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)