WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2009122680) 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2009/122680    国際出願番号:    PCT/JP2009/001331
国際公開日: 08.10.2009 国際出願日: 25.03.2009
IPC:
H01L 23/12 (2006.01), H05K 3/46 (2006.01)
出願人: SUMITOMO BAKELITE CO., LTD. [JP/JP]; 5-8, Higashi-Shinagawa 2-chome, Shinagawa-ku, Tokyo, 1400002 (JP) (米国を除く全ての指定国).
MARUYAMA, Hironori [JP/JP]; (JP) (米国のみ).
KAWAGUCHI, Hitoshi [JP/JP]; (JP) (米国のみ).
TANAKA, Hiroyuki [JP/JP]; (JP) (米国のみ)
発明者: MARUYAMA, Hironori; (JP).
KAWAGUCHI, Hitoshi; (JP).
TANAKA, Hiroyuki; (JP)
代理人: HAYAMI, Shinji; Gotanda TG Bldg. 9F, 9-2, Nishi-Gotanda 7-chome, Shinagawa-ku, Tokyo, 1410031 (JP)
優先権情報:
2008-092028 31.03.2008 JP
発明の名称: (EN) MULTILAYER CIRCUIT BOARD, INSULATING SHEET, AND SEMICONDUCTOR PACKAGE USING MULTILAYER CIRCUIT BOARD
(FR) CARTE DE CIRCUIT MULTICOUCHE, FEUILLE ISOLANTE, ET BOÎTIER DE SEMI-CONDUCTEUR UTILISANT LA CARTE DE CIRCUIT MULTICOUCHE
(JA) 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ
要約: front page image
(EN)Semiconductor chip mounting yield and semiconductor package reliability deteriorate due to warpage of a multilayer circuit board. A multilayer circuit board (1) using an interlayer insulating layer (6) can suppress warpage of the entire multilayer circuit board (1) by making the interlayer insulating layer (6) serve as a buffer material. In the multilayer circuit board (1) using the interlayer insulating layer (6), conductor circuit layers (11) and interlayer insulating layers (6) are alternately arranged. The interlayer insulating layer (6) to be used in the multilayer circuit board (1) includes a first insulating layer and a second insulating layer having an elastic modulus higher than that of the first insulating layer.
(FR)Le rendement de montage d'une puce de semi-conducteur et la fiabilité d'un boîtier de semi-conducteur se détériorent en raison du gauchissement d'une carte de circuit multicouche. Une carte de circuit multicouche (1) qui utilise une couche isolante intermédiaire (6) permet de supprimer le gauchissement de toute la carte de circuit multicouche (1) du fait que la couche isolante intermédiaire (6) sert de matériau tampon. Dans la carte de circuit multicouche (1) qui utilise la couche isolante intermédiaire (6), des couches de circuit conductrices (11) et des couches isolantes intermédiaires (6) sont disposées de manière alternée. La couche isolante intermédiaire (6) à utiliser dans la carte de circuit multicouche (1), comprend une première couche isolante et une deuxième couche isolante qui présente un module d'élasticité plus élevé que celui de la première couche isolante.
(JA) 多層回路基板の反りによって半導体チップ実装歩留の低下や半導体パッケージ信頼性の低下が起こるが、本発明による層間絶縁層6を用いた多層回路基板1によれば、層間絶縁層6が緩衝材となり、多層回路基板1の全体の反りを抑制することができる。層間絶縁層6を用いた多層回路基板1は、導体回路層11と、層間絶縁層6を交互に有する多層回路基板1に用いる層間絶縁層6が、第1絶縁層と、第1絶縁層よりも弾性率が高い第2絶縁層とを含むことを特徴とする。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)