WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2009119427) 半導体装置およびその製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2009/119427    国際出願番号:    PCT/JP2009/055395
国際公開日: 01.10.2009 国際出願日: 19.03.2009
IPC:
H01L 21/60 (2006.01), H01L 23/12 (2006.01)
出願人: NEC Corporation [JP/JP]; 7-1, Shiba 5-chome, Minato-ku, Tokyo, 1088001 (JP) (米国を除く全ての指定国).
FUJIMURA, Yuuki [JP/JP]; (JP) (米国のみ)
発明者: FUJIMURA, Yuuki; (JP)
代理人: IEIRI, Takeshi; HIBIKI IP Law Firm, Asahi Bldg. 10th Floor, 3-33-8, Tsuruya-cho, Kanagawa-ku, Yokohama-shi, Kanagawa, 2210835 (JP)
優先権情報:
2008-079695 26.03.2008 JP
発明の名称: (EN) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD FOR THE SAME
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置およびその製造方法
要約: front page image
(EN)The objective of the invention is to reduce electromagnetic interference that occurs between a semiconductor element and a circuit board that comprise a semiconductor device, and to reduce warping that occurs in the manufacturing process, which result from the thinning of flip-chip semiconductor devices. The semiconductor device is provided with: a circuit board (1) having a board electrode (1a); a semiconductor element (2) having an element electrode (2a) electrically connected to the board electrode (1a) and arranged so that the circuit formation surface faces the circuit board (1); and an underfill resin (6) that fills the gaps between the semiconductor element (2) and the circuit board (1). The semiconductor apparatus is thicker in the center of the mounted semiconductor element (2) than around the periphery of the semiconductor element (2).
(FR)La présente invention concerne la réduction de la perturbation électromagnétique qui apparaît entre un élément à semi-conducteur et une carte de circuit comprenant un dispositif à semi-conducteur, et la réduction d’un gauchissement apparaissant dans le processus de fabrication, qui résulte de l'amincissement de dispositifs à semi-conducteur à puce retournée. Le dispositif à semi-conducteur comprend : une carte de circuit (1) pourvue d’une électrode de carte (1a) ; un élément à semi-conducteur (2) pourvu d’une électrode d'élément (2a) électriquement connectée à l'électrode de carte (1a) et agencé de telle manière que la surface de formation de circuit fait face à la carte de circuit (1) ; et une résine de remplissage (6) qui remplit les espaces entre l'élément à semi-conducteur (2) et la carte de circuit (1). L'appareil à semi-conducteur est plus épais dans le centre de l'élément à semi-conducteur monté (2) qu'autour de la périphérie de l'élément à semi-conducteur (2).
(JA) フリップチップ搭載の半導体装置の薄化に伴う、半導体装置を構成する半導体素子と回路基板との間で発生する電磁干渉と、製造工程で発生する反りを低減することを目的とする。本発明にかかる半導体装置は、基板電極1aを有する回路基板1と、回路基板1に回路形成面が対向するように配置され、基板電極1aと電気的に接続された素子電極2aを有する半導体素子2と、半導体素子2と回路基板1との間隙に充填されたアンダーフィル樹脂6とを備えるものである。また、半導体装置は、実装されている半導体素子2の外周部での厚みよりも半導体素子2の中央部での厚みの方が厚くなっている。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)