WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2009093462) 半導体素子およびその製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2009/093462    国際出願番号:    PCT/JP2009/000252
国際公開日: 30.07.2009 国際出願日: 23.01.2009
IPC:
H01L 29/786 (2006.01), H01L 21/205 (2006.01), H01L 21/336 (2006.01)
出願人: SHARP KABUSHIKI KAISHA [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka, 5458522 (JP) (米国を除く全ての指定国).
MORIGUCHI, Masao; (米国のみ).
SAITO, Yuichi; (米国のみ).
KOHNO, Akihiko; (米国のみ)
発明者: MORIGUCHI, Masao; .
SAITO, Yuichi; .
KOHNO, Akihiko;
代理人: OKUDA, Seiji; OKUDA & ASSOCIATES, 10th Floor, Osaka Securities Exchange Bldg., 8-16, Kitahama 1-chome, Chuo-ku, Osaka-shi, Osaka, 5410041 (JP)
優先権情報:
2008-015649 25.01.2008 JP
発明の名称: (EN) SEMICONDUCTOR ELEMENT AND METHOD FOR MANUFACTURING THE SAME
(FR) ELÉMENT SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION DE CELUI-CI
(JA) 半導体素子およびその製造方法
要約: front page image
(EN)A semiconductor element wherein both high on-current and low off-current are achieved is provided. A method for manufacturing such semiconductor element is also provided. The semiconductor element is provided with a glass substrate (1); an island-shaped semiconductor layer (4) having a first region (4c), a second region (4a) and a third region (4c); a source region (5a) and a drain region (5b); a source electrode (6a); a drain electrode (6b); and a gate electrode (2) which controls conductivity of the first region (4c). An upper surface of the first region (4c) is positioned closer to the glass substrate (1) than upper surfaces of end sections on the side of the first region (4c) in the second region (4a) and the third region (4b). Distances of the semiconductor layer (4) in the thickness direction from the upper surfaces of the end sections of the second region (4a) and the third region (4b) to the upper surface of the first region (4c) are independently one or more times but not more than seven times the thickness of the first region (4b).
(FR)L'invention concerne un élément semi-conducteur dans lequel le courant de marche est élevé et le courant à l'arrêt est faible, et un procédé de fabrication de cet élément semi-conducteur. L'élément semi-conducteur comprend un substrat de verre (1); une couche semi-conductrice (4) en forme d'île comportant une première région (4c), une deuxième région (4a) et une troisième région (4c); une région source (5a) et une région drain (5b); une électrode source (6a); une électrode drain (6b); et une électrode de grille (2) qui règle la conductivité de la première région (4c). Une surface supérieure de la première région (4c) est positionnée de manière à être plus proche du substrat de verre (1) que les surfaces supérieures des parties d'extrémité de la première région (4c), de la deuxième région (4a) et de la troisième région (4b). Les distances entre la couche semi-conductrice (4), dans le sens de l'épaisseur depuis les surfaces supérieures des parties d'extrémité de la deuxième région (4a) et de la troisième région (4b), et la surface supérieure de la première région (4c) sont indépendamment égales à une ou plusieurs fois l'épaisseur de la première région (4b), mais égalent au maximum sept fois celle-ci.
(JA) 高オン電流と低オフ電流との両立を実現する半導体素子およびその製造方法を提供する。  本発明の半導体素子は、ガラス基板1と、第1領域4c、第2領域4aおよび第3領域4cを有する島状の半導体層4と、ソース領域5aおよびドレイン領域5bと、ソース電極6aと、ドレイン電極6bと、第1領域4cの導電性を制御するゲート電極2とを備えた半導体素子であって、第1領域4cの上面は、第2領域4aおよび第3領域4bのうち第1領域4c側の端部の上面よりもガラス基板1側に位置し、第2領域4aおよび第3領域4bの端部の上面から第1領域4cの上面までの、半導体層4の厚さ方向の距離は、互いに独立に、第1領域4bの厚さの1倍以上7倍以下である。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)