WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2009084269) 半導体装置及び表示装置
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2009/084269    国際出願番号:    PCT/JP2008/064782
国際公開日: 09.07.2009 国際出願日: 20.08.2008
IPC:
H03K 17/06 (2006.01), G02F 1/133 (2006.01), G09G 3/20 (2006.01), G09G 3/36 (2006.01), H03K 17/00 (2006.01), H03K 17/687 (2006.01)
出願人: SHARP KABUSHIKI KAISHA [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522 (JP) (米国を除く全ての指定国).
YAMAMOTO, Etsuo; (米国のみ).
SASAKI, Yasushi; (米国のみ).
MURAKAMI, Yuhichiroh; (米国のみ).
FURUTA, Shige; (米国のみ)
発明者: YAMAMOTO, Etsuo; .
SASAKI, Yasushi; .
MURAKAMI, Yuhichiroh; .
FURUTA, Shige;
代理人: HARAKENZO WORLD PATENT & TRADEMARK; Daiwa Minamimorimachi Building, 2-6, Tenjinbashi 2-chome Kita, Kita-ku, Osaka-shi, Osaka 5300041 (JP)
優先権情報:
2007-339354 28.12.2007 JP
発明の名称: (EN) SEMICONDUCTOR DEVICE AND DISPLAY DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS ET DISPOSITIF D'AFFICHAGE
(JA) 半導体装置及び表示装置
要約: front page image
(EN)A circuit (10) composed of a plurality of n-channel transistors includes a transistor (T1) in which an input signal is inputted to a drain terminal and an output signal is outputted from a source terminal and a transistor (T2) in which a control signal (D) is inputted to a drain terminal and whose source terminal is connected to the gate terminal of the transistor (T1). The gate terminal of the transistor (T2) and the source terminal of the transistor (T2) are connected with each other. Accordingly, a semiconductor device which is composed of conductivity type transistors that are identical and which is not affected by a noise and a display device including it are provided.
(FR)Un circuit (10) composé d'une pluralité de transistors à canal n comprend un transistor (T1) dans lequel un signal d'entrée est appliqué à une borne de drain et un signal de sortie est émis à partir d'une borne de source, et un transistor (T2) dans lequel un signal de commande (D) est appliqué à une borne de drain et dont la borne de source est raccordée à la borne de grille du transistor (T1). La borne de grille du transistor (T2) et la borne de source du transistor (T2) sont raccordées l'une à l'autre. Il est par conséquent proposé un dispositif à semi-conducteurs qui est composé de transistors de type à conductivité identiques et qui n'est pas perturbé par un bruit, ainsi qu'un dispositif d'affichage l'intégrant.
(JA) nチャネル型の複数のトランジスタにより構成される回路(10)は、ドレイン端子に入力信号が入力され、ソース端子から出力信号が出力されるトランジスタ(T1)と、ドレイン端子に制御信号(D)が入力され、ソース端子がトランジスタ(T1)のゲート端子に接続されるトランジスタ(T2)とを備えている。トランジスタ(T2)のゲート端子と、トランジスタ(T2)のソース端子とは互いに接続されている。これにより、同一導電型のトランジスタからなり、ノイズの影響を低減することができる半導体装置、及びそれを備えた表示装置を提供する。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)