WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2009084267) シフトレジスタおよび表示装置
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2009/084267    国際出願番号:    PCT/JP2008/064703
国際公開日: 09.07.2009 国際出願日: 18.08.2008
IPC:
G11C 19/00 (2006.01), G02F 1/133 (2006.01), G09G 3/20 (2006.01), G09G 3/36 (2006.01), G11C 19/28 (2006.01)
出願人: SHARP KABUSHIKI KAISHA [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi Osaka 5458522 (JP) (米国を除く全ての指定国).
OHKAWA, Hiroyuki; (米国のみ).
FURUTA, Shige; (米国のみ).
SASAKI, Yasushi; (米国のみ).
MURAKAMI, Yuhichiroh; (米国のみ)
発明者: OHKAWA, Hiroyuki; .
FURUTA, Shige; .
SASAKI, Yasushi; .
MURAKAMI, Yuhichiroh;
代理人: SHIMADA, Akihiro; Shimada Patent Firm Manseian Building, 1-10-3, Yagi-cho Kashihara-shi Nara 6340078 (JP)
優先権情報:
2007-336235 27.12.2007 JP
発明の名称: (EN) SHIFT REGISTER AND DISPLAY DEVICE
(FR) REGISTRE À DÉCALAGE ET DISPOSITIF D'AFFICHAGE
(JA) シフトレジスタおよび表示装置
要約: front page image
(EN)It is possible to prevent flow of a straight-through current in a unit circuit and increase of the load of an all-ON control signal line even if a noise comes into a shift register from outside during all-ON operation. When a high-level all-ON control signal AON is supplied to the unit circuit (11) of the shift register (10), a transistor (T3) turns OFF. Accordingly, a transistor (T2) cannot output ON voltage to a first output terminal (OUT1). However, a transistor (T24) turns ON and ON voltage is outputted from the first output terminal (OUT1) to outside. On the other hand, since a transistor (T32) turns ON, OFF voltage is outputted from a second output terminal (OUT2) to the unit circuit (11) of the next stage. Here, the transistor (T3) is kept at the OFF state and no straight-through current flows into the transistors (T24, T3). The present invention can be applied to a drive circuit of a display device and an imaging device.
(FR)Il est possible d'empêcher la circulation d'un courant direct dans un circuit unitaire et l'augmentation de la charge d'une ligne de signal de commande tout ON (all-ON) même si un bruit en provenance de l'extérieur pénètre dans un registre à décalage au cours d'une opération tout ON. Quand un signal de commande tout ON de haut niveau AON est fourni au circuit unitaire (11) du registre à décalage (10), un transistor (T3) se bloque (OFF). En conséquence, un transistor (T2) ne peut pas délivrer en sortie la tension ON à une première borne de sortie (OUT1). Cependant, un transistor (T24) devient passant (ON) et une tension ON est délivrée en sortie par la première borne de sortie (OUT1) vers l'extérieur. D'autre part, étant donné qu'un transistor (T32) devient passant (ON), une tension OFF est délivrée en sortie par une deuxième borne de sortie (OUT2) au circuit unitaire (11) de l'étage suivant. Ici, le transistor (T3) est maintenu dans l'état bloqué (OFF) et aucun courant direct ne circule dans les transistors (T24, T3). Il est possible d'appliquer la présente invention à un circuit de commande d'un dispositif d'affichage et d'un dispositif d'imagerie.
(JA) 本発明は、シフトレジスタにおいて、全オン動作時に外部からノイズが入っても、単位回路内に貫通電流が流れず、また全オン制御信号線の負荷が大きくならないことを目的とする。  シフトレジスタ10の単位回路11に、ハイレベルの全オン制御信号AONが与えられると、トランジスタT3がオフ状態になるので、トランジスタT2は第1の出力端子OUT1にオン電圧を出力できなくなる。しかし、トランジスタT24がオン状態になり、オン電圧が第1の出力端子OUT1から外部に出力される。一方、トランジスタT32はオン状態になるので、第2の出力端子OUT2からオフ電圧が次段の単位回路11に出力される。このとき、トランジスタT3はオフ状態に保たれているので、貫通電流がトランジスタT24、T3に流れない。  本発明は、表示装置や撮像装置の駆動回路などに適する。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)