WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2009081551) メモリ装置及びその制御方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2009/081551    国際出願番号:    PCT/JP2008/003832
国際公開日: 02.07.2009 国際出願日: 18.12.2008
IPC:
G06F 12/06 (2006.01), G06F 12/00 (2006.01), G11C 11/401 (2006.01)
出願人: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (米国を除く全ての指定国).
YAMADA, Takashi; (米国のみ).
IMOTO, Daisuke; (米国のみ)
発明者: YAMADA, Takashi; .
IMOTO, Daisuke;
代理人: NII, Hiromori; c/o NII Patent Firm, 6F Tanaka Ito Pia Shin-Osaka Bldg. 3-10, Nishi Nakajima 5-chome Yodogawa-ku, Osaka-city, Osaka 5320011 (JP)
優先権情報:
2007-330352 21.12.2007 JP
発明の名称: (EN) MEMORY DEVICE AND MEMORY DEVICE CONTROL METHOD
(FR) DISPOSITIF DE MÉMOIRE ET PROCÉDÉ DE COMMANDE DE DISPOSITIF DE MÉMOIRE
(JA) メモリ装置及びその制御方法
要約: front page image
(EN)A memory device (10) includes: N internal memory read buses (185) and N internal memory write buses (186) having a plurality of internal slots (210); N memory modules (180); an output data bus (187) and an input data bus (188) having a plurality of external slots (211); a read data processing unit (150) which selects data from two or more internal slots (210) among the data which has been read from the N memory modules (180) via N internal memory read buses (185) and outputs the data to the external slots (211) of the output data bus (187); and a write data processing unit (140) which outputs the data from the external slots (211) of the input data bus (188) to any of the internal slots (210) contained in the N internal memory write buses (186) so as to write the data in the N memory modules (180).
(FR)L'invention concerne un dispositif de mémoire (10) comprenant : N bus de lecture de mémoire interne (185) et N bus d'écriture de mémoire interne (186) comportant une pluralité de fentes internes (210) ; N modules de mémoire (180) ; un bus de données de sortie (187) et un bus de données d'entrée (188) comportant une pluralité de fentes externes (211) ; une unité de traitement de données de lecture (150) qui sélectionne des données de deux fentes internes ou plus (210) parmi les données qui ont été lues à partir des N modules de mémoire (180) par le biais des N bus de lecture de mémoire interne (185) et produit les données vers les fentes externes (211) du bus de données de sortie (187) ; et une unité de traitement de données d'écriture (140) qui produit les données des fentes externes (211) du bus de données d'entrée (188) à l'une des fentes internes (210) contenues dans les N bus d'écriture de mémoire interne (186) de manière à écrire les données dans les N modules de mémoire (180).
(JA) 本発明に係るメモリ装置(10)は、複数の内部スロット(210)を含むN個の内部メモリリードバス(185)及びN個の内部メモリライトバス(186)と、N個のメモリモジュール(180)と、複数の外部スロット(211)を含む出力データバス(187)及び入力データバス(188)と、N個のメモリモジュール(180)から、N個の内部メモリリードバス(185)を介して読み出されたデータのうち、2以上の内部スロット(210)のデータを選択し、出力データバス(187)の外部スロット(211)に出力するリードデータ処理部(150)と、入力データバス(188)の複数の外部スロット(211)のデータを、それぞれN個の内部メモリライトバス(186)に含まれる内部スロット(210)のいずれかに出力することで、N個のメモリモジュール(180)に書き込むライトデータ処理部(140)とを備える。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)