処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2009072519 - 半導体装置

公開番号 WO/2009/072519
公開日 11.06.2009
国際出願番号 PCT/JP2008/071954
国際出願日 03.12.2008
IPC
H01L 21/8247 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
771つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78複数の別個の装置に基板を分割することによるもの
82それぞれが複数の構成部品からなる装置,例.集積回路の製造
822基板がシリコン技術を用いる半導体であるもの
8232電界効果技術
8234MIS技術
8239メモリ構造
8246リードオンリーメモリ構造(ROM)
8247電気的にプログラムできるもの(EPROM)
H01L 21/66 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
66製造または処理中の試験または測定
H01L 27/115 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
271つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04基板が半導体本体であるもの
10複数の個々の構成部品を反復した形で含むもの
105電界効果構成部品を含むもの
112リードオンリーメモリ構造
115電気的にプログラム可能な読み出し専用メモリ;そのための多段階製造工程
H01L 29/788 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
78絶縁ゲートによって生じる電界効果を有するもの
788浮遊ゲートを有するもの
H01L 29/792 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
78絶縁ゲートによって生じる電界効果を有するもの
792電荷トラッピングゲート絶縁体,例.MNOSメモリトランジスタ,を有するもの
CPC
H01L 27/115
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
105including field-effect components
112Read-only memory structures ; [ROM] and multistep manufacturing processes therefor
115Electrically programmable read-only memories; Multistep manufacturing processes therefor
H01L 27/11526
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
105including field-effect components
112Read-only memory structures ; [ROM] and multistep manufacturing processes therefor
115Electrically programmable read-only memories; Multistep manufacturing processes therefor
11517with floating gate
11526characterised by the peripheral circuit region
H01L 27/11546
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
04the substrate being a semiconductor body
10including a plurality of individual components in a repetitive configuration
105including field-effect components
112Read-only memory structures ; [ROM] and multistep manufacturing processes therefor
115Electrically programmable read-only memories; Multistep manufacturing processes therefor
11517with floating gate
11526characterised by the peripheral circuit region
11531Simultaneous manufacturing of periphery and memory cells
11546including different types of peripheral transistor
H01L 29/40114
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
40Electrodes ; ; Multistep manufacturing processes therefor
401Multistep manufacturing processes
4011for data storage electrodes
40114the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
出願人
  • 凸版印刷株式会社 TOPPAN PRINTING CO., LTD. [JP]/[JP] (AllExceptUS)
  • 浅野 正通 ASANO, Masamichi [JP]/[JP] (UsOnly)
発明者
  • 浅野 正通 ASANO, Masamichi
代理人
  • 鈴木 史朗 SUZUKI, Shirou
優先権情報
2007-31267703.12.2007JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
要約
(EN)
A semiconductor device is provided with a plurality of nonvolatile memory elements formed on a P well (PW); a decoder, which is formed on a well for a high voltage separated from the P well (PW) and can select some discretionary memory elements from the nonvolatile memory elements; and a plurality of terminals connected to the nonvolatile memory elements, which are selected by the decoder, through selection switch thereof. A large-scale TEG, which is composed of the nonvolatile memory elements including an element of which a threshold value has negative characteristics, can be evaluated.
(FR)
La présente invention concerne un dispositif à semi-conducteur qui est pourvu d'une pluralité d'éléments de mémoire non volatile formés sur un puits P (PW); d'un décodeur, qui est formé sur un puits destiné à une haute tension et séparé du puits P (PW), et qui peut sélectionner certains éléments de mémoire discrétionnaires à partir des éléments de mémoire non volatile; et d'une pluralité de bornes connectées aux éléments de mémoire non volatile, qui sont sélectionnés par le décodeur, par l'intermédiaire d'un commutateur de sélection associé. Un TEG à grande échelle, qui se compose des éléments de mémoire non volatile incluant un élément dont une valeur seuil présente des caractéristiques négatives, peut être évalué.
(JA)
 この半導体装置は、PウェルPWに形成された複数の不揮発性メモリ素子と、PウェルPWと分離された他の高電圧用ウェルに形成されたものであって、複数の不揮発性メモリ素子の任意の一部を選択可能なデコーダと、デコーダが選択した複数の不揮発メモリ素子にその選択スイッチを介して接続される複数の端子とを備えており、閾値が負の特性を有する素子を含む複数の不揮発性メモリ素子からなる大規模なTEGを評価できる。
他の公開
国際事務局に記録されている最新の書誌情報