処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2009044444 - クロック生成装置およびクロック生成方法

公開番号 WO/2009/044444
公開日 09.04.2009
国際出願番号 PCT/JP2007/069202
国際出願日 01.10.2007
IPC
H03L 7/093 2006.01
H電気
03基本電子回路
L電子的振動またはパルス発生器の自動制御,起動,同期または安定化
7周波数または位相の自動制御;同期
06周波数または位相ロックループに加えられる基準信号を用いるもの
08位相ロックループの細部
085出力信号のろ波又は増幅を含む主として周波数または位相検出装置に関するもの
093ループ中で特別なろ波または増幅特性を用いるもの
H03L 7/08 2006.01
H電気
03基本電子回路
L電子的振動またはパルス発生器の自動制御,起動,同期または安定化
7周波数または位相の自動制御;同期
06周波数または位相ロックループに加えられる基準信号を用いるもの
08位相ロックループの細部
CPC
H03L 2207/50
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
2207Indexing scheme relating to automatic control of frequency or phase and to synchronisation
50All digital phase-locked loop
H03L 7/085
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
7Automatic control of frequency or phase; Synchronisation
06using a reference signal applied to a frequency- or phase-locked loop
08Details of the phase-locked loop
085concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
H03L 7/093
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
7Automatic control of frequency or phase; Synchronisation
06using a reference signal applied to a frequency- or phase-locked loop
08Details of the phase-locked loop
085concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
093using special filtering or amplification characteristics in the loop
H03L 7/0991
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
7Automatic control of frequency or phase; Synchronisation
06using a reference signal applied to a frequency- or phase-locked loop
08Details of the phase-locked loop
099concerning mainly the controlled oscillator of the loop
0991the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
H03L 7/18
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
7Automatic control of frequency or phase; Synchronisation
06using a reference signal applied to a frequency- or phase-locked loop
16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
18using a frequency divider or counter in the loop
H03L 7/23
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
7Automatic control of frequency or phase; Synchronisation
06using a reference signal applied to a frequency- or phase-locked loop
16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
22using more than one loop
23with pulse counters or frequency dividers
出願人
  • 富士通株式会社 FUJITSU LIMITED [JP]/[JP] (AllExceptUS)
  • 金山 靖隆 KANAYAMA, Yasutaka [JP]/[JP] (UsOnly)
発明者
  • 金山 靖隆 KANAYAMA, Yasutaka
代理人
  • 酒井 宏明 SAKAI, Hiroaki
優先権情報
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) CLOCK GENERATING DEVICE AND CLOCK GENERATING METHOD
(FR) DISPOSITIF DE GÉNÉRATION D'HORLOGE ET PROCÉDÉ DE GÉNÉRATION D'HORLOGE
(JA) クロック生成装置およびクロック生成方法
要約
(EN)
A clock generating device has a phase difference measuring device for measuring the difference of the phase between a reference clock and a return clock generated by a divider by using a high-speed clock multiplied by a multiplier, an averaging device for averaging the difference of the measured phase, an output clock generating device for returning the output clock generated by the clock generating device to the multiplier and the divider and generating the output clock synchronized with the reference clock by using the averaged difference of the phase and the generated operation clock, the multiplier for multiplying the returned output clock to generate the high-speed clock, and the divider for dividing the returned output clock to generate the return clock. The clock generating device for generating the output clock synchronized with the reference clock has a problem that the operation of each device in a digital synchronous network using the generated output clock is affected by generating an output clock whose frequency is varied at large. To solve the problem, the frequency at which the output clock is generated in the output clock generating device is increased.
(FR)
Un dispositif de génération d'horloge possède un dispositif de mesure de différence de phase destiné à mesurer la différence de phase entre une horloge de référence et une horloge de retour générée par un diviseur en utilisant une horloge à grande vitesse multipliée par un multiplicateur ; un dispositif de moyennage destiné à moyenner la différence de phase mesurée ; un dispositif de génération d'horloge de sortie destiné à renvoyer l'horloge de sortie générée par le dispositif de génération d'horloge au multiplicateur et au diviseur et à générer l'horloge de sortie synchronisée avec l'horloge de référence, en utilisant la différence de phase moyennée et l'horloge de fonctionnement générée ; le multiplicateur pour multiplier l'horloge de sortie renvoyée afin de générer l'horloge à grande vitesse ; et le diviseur pour diviser l'horloge de sortie renvoyée afin de générer l'horloge de retour. Le dispositif de génération d'horloge destiné à générer l'horloge de sortie synchronisée avec l'horloge de référence a un problème, car le fonctionnement de chaque dispositif dans un réseau numérique synchrone qui utilise l'horloge de sortie générée est affecté par la génération d'une horloge de sortie dont la fréquence varie considérablement. Pour résoudre le problème, la fréquence à laquelle l'horloge de sortie est générée dans le dispositif de génération d'horloge de sortie est augmentée.
(JA)
 逓倍器によって逓倍された高速クロックを用いて、基準クロックと、分周器によって生成された返還クロックとの位相の差を測定する位相差測定器と、測定された位相の差を平均化する平均化器と、自己が生成した出力クロックを逓倍器および分周器に返還し、平均化された位相の差と、生成された動作クロックとを用いて基準クロックと同期した出力クロックを生成する出力クロック生成器と、返還された出力クロックを逓倍して、高速クロックを生成する逓倍器と、返還された出力クロックを分周して、返還クロックを生成する分周器とを有し、基準クロックと同期した出力クロックを生成するクロック生成装置において、周波数が大きく変動した出力クロックを生成して、生成された出力クロックを使用するデジタル同期網内の各装置の動作に悪影響を及ぼすことを課題とし、出力クロック生成器における出力クロックの生成頻度を増加させる。
他の公開
国際事務局に記録されている最新の書誌情報