WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2009037769) 半導体集積回路装置および半導体集積回路装置の試験方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2009/037769    国際出願番号:    PCT/JP2007/068257
国際公開日: 26.03.2009 国際出願日: 20.09.2007
IPC:
G01R 31/28 (2006.01)
出願人: FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588 (JP) (米国を除く全ての指定国).
IJITSU, Kenji [JP/JP]; (JP) (米国のみ)
発明者: IJITSU, Kenji; (JP)
代理人: ITOH, Tadahiko; 32nd Floor, Yebisu Garden Place Tower, 20-3, Ebisu 4-chome, Shibuya-ku, Tokyo 1506032 (JP)
優先権情報:
発明の名称: (EN) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND TESTING METHOD OF THE SAME
(FR) DISPOSITIF DE CIRCUIT INTÉGRÉ À SEMI-CONDUCTEURS ET SON PROCÉDÉ D'ESSAI
(JA) 半導体集積回路装置および半導体集積回路装置の試験方法
要約: front page image
(EN)The semiconductor integrated circuit device comprises a logic circuit, a memory circuit, a register circuit for holding data when writing the data into the memory circuit, and a selector circuit for selecting either the output from the register circuit or the output from the memory circuit to output it to the logic circuit. The operation tests of the logic circuit are performed by selecting the output from the register circuit by the selector circuit to output it to the logic circuit.
(FR)L'invention porte sur un dispositif de circuit intégré à semi-conducteurs qui comporte un circuit logique, un circuit de mémoire, un circuit de registre pour conserver des données lors de l'écriture des données dans le circuit de mémoire, et un circuit de sélecteur pour sélectionner soit la sortie du circuit de registre, soit la sortie du circuit de mémoire, afin de transmettre celle-ci en sortie au circuit logique. Les essais de fonctionnement du circuit logique sont effectués par sélection de la sortie du circuit de registre par le circuit de sélecteur afin de transmettre celle-ci en sortie au circuit logique.
(JA) 論理回路と、メモリ回路と、メモリ回路にデータを書き込む際に当該データを保持するレジスタ回路と、レジスタ回路からの出力とメモリ回路からの出力とのうちのいずれかを選択して論理回路に出力するセレクタ回路とよりなり、セレクタ回路で前記レジスタ回路からの出力を選択して論理回路に出力することで論理回路の動作試験を行う構成である。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)