WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2009034637) アナログデジタル変換装置およびその変換方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2009/034637    国際出願番号:    PCT/JP2007/067879
国際公開日: 19.03.2009 国際出願日: 13.09.2007
IPC:
H03M 1/12 (2006.01), H03M 1/38 (2006.01)
出願人: FUJITSU MICROELECTRONICS LIMITED [JP/JP]; 7-1, Nishi-Shinjuku 2-chome, Shinjuku-ku Tokyo 1630722 (JP) (米国を除く全ての指定国).
OKAMOTO, Seiji [JP/JP]; (JP) (米国のみ)
発明者: OKAMOTO, Seiji; (JP)
代理人: SAKAI, Akinori; A. SAKAI & ASSOCIATES 20F, Kasumigaseki Building 2-5, Kasumigaseki 3-chome Chiyoda-ku, Tokyo 1006020 (JP)
優先権情報:
発明の名称: (EN) ANALOG-DIGITAL CONVERTER AND ITS METHOD OF CONVERSION
(FR) CONVERTISSEUR ANALOGIQUE-NUMÉRIQUE ET SON PROCÉDÉ DE CONVERSION
(JA) アナログデジタル変換装置およびその変換方法
要約: front page image
(EN)In a cyclic analog-digital converter wherein an analog input signal sampled by a sample hold circuit is amplified by an operational amplifier and then the amplified signal is delivered to a comparator and is converted into digital data per internal processing cycle and predetermined bits of the digital data is output from an encoder, a bias current to be supplied to the operational amplifier from a bias circuit is reduced as the internal processing cycles advance in one conversion cycle. The number of the internal processing cycles in one conversion cycle is counted by a counter. Based on the counter value of the counter, a decoder outputsa signal for controlling the bias circuit in such a manner that the bias current may be reduced as the internal processing cycles advance in one conversion cycle.
(FR)L'invention concerne un convertisseur analogique-numérique cyclique dans lequel un signal d'entrée analogique échantillonné par un circuit de maintien d'échantillon est amplifié par un amplificateur opérationnel et ensuite le signal amplifié est délivré à un comparateur et est converti en données numériques par cycle de traitement interne et des bits prédéterminés des données numériques sont délivrés par un codeur, convertisseur dans lequel un courant de polarisation qui doit être fourni à l'amplificateur opérationnel par un circuit de polarisation est réduit à mesure que les cycles de traitement internes progressent dans un même cycle de conversion. Le nombre des cycles de traitement internes dans un cycle de conversion est compté par un compteur. Sur la base de la valeur comptée du compteur, un décodeur délivre un signal pour commander le circuit de polarisation d'une manière telle que le courant de polarisation peut être réduit à mesure que les cycles de traitement internes progressent dans un cycle de conversion.
(JA) サンプルホールド回路によりサンプリングしたアナログ入力信号をオペアンプで増幅してコンパレータに渡し、そのコンパレータで内部処理サイクルごとにデジタルデータに変換し、エンコーダから所定のビット数のデジタルデータを出力するサイクリック方式のアナログデジタル変換装置において、1変換サイクル中の内部処理サイクルの進行とともにバイアス回路からオペアンプに供給するバイアス電流を小さくする。1変換サイクル中の内部処理サイクル数をカウンタでカウントする。デコーダは、カウンタのカウンタ値に基づいて、1変換サイクル中の内部処理サイクルの進行とともにバイアス電流が小さくなるように、バイアス回路を制御する信号を出力する。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)