WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2009028235) 回路基板及び表示装置
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2009/028235    国際出願番号:    PCT/JP2008/058121
国際公開日: 05.03.2009 国際出願日: 25.04.2008
IPC:
H01L 29/786 (2006.01), H01L 29/423 (2006.01), H01L 29/49 (2006.01)
出願人: Sharp Kabushiki Kaisha [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522 (JP) (米国を除く全ての指定国).
MORIWAKI, Hiroyuki [JP/--]; (米国のみ)
発明者: MORIWAKI, Hiroyuki;
代理人: YASUTOMI, Yasuo; MT-2 BLDG., 5-36, Miyahara 3-chome Yodogawa-ku, Osaka-shi Osaka 5320003 (JP)
優先権情報:
2007-218769 24.08.2007 JP
発明の名称: (EN) CIRCUIT SUBSTRATE, AND DISPLAY DEVICE
(FR) SUBSTRAT DE CIRCUIT ET DISPOSITIF D'AFFICHAGE
(JA) 回路基板及び表示装置
要約: front page image
(EN)Provided are a circuit substrate, in which a monolithic circuit has a high-performance thin film transistor having its characteristic dispersions suppressed, and a display device equipped with that circuit substrate. The circuit substrate is equipped thereon with a monolithic circuit having a thin film transistor. In this circuit substrate, the thin film transistor has a semiconductor layer, a gate insulating film and a gate electrode laminated sequentially in the recited order, and the gate electrode has such an area of 40 &mgr;m2 as overlaps the semiconductor layer, and a film thickness of 300 nm or less.
(FR)L'invention porte sur un substrat de circuit équipé d'un circuit monolithique comprenant un transistor à film mince à haute performance dont les dispersions caractéristiques ont été supprimées, et sur un dispositif d'affichage équipé dudit substrat de circuit. Sur le substrat de circuit précité est monté un circuit monolithique comprenant un transistor à film mince. Ledit transistor à film mince comprend une couche semiconductrice, un film isolant de grille et une électrode de grille stratifiés séquentiellement dans l'ordre énoncé, l'électrode de grille possédant une surface de 40 &mgr;m2 qui chevauche la couche semiconductrice, et une épaisseur de film inférieure ou égale à 300 nm.
(JA)本発明は、モノリシック回路に、特性バラツキを抑制した高性能薄膜トランジスタを有する回路基板及び上記回路基板を備える表示装置を提供する。本発明の回路基板は、薄膜トランジスタを有するモノリシック回路を基板上に備える回路基板であって、上記薄膜トランジスタは、半導体層、ゲート絶縁膜及びゲート電極がこの順に積層され、上記ゲート電極は、半導体層との重なり面積が40μm以下であり、膜厚が300nm以下である回路基板である。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)