WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2009028200) 2周波整合回路
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2009/028200    国際出願番号:    PCT/JP2008/002352
国際公開日: 05.03.2009 国際出願日: 28.08.2008
IPC:
H03H 7/38 (2006.01), H04B 1/04 (2006.01)
出願人: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (米国を除く全ての指定国).
SANGAWA, Ushio; (米国のみ)
発明者: SANGAWA, Ushio;
代理人: OKUDA, Seiji; OKUDA & ASSOCIATES 10th Floor, Osaka Securities Exchange Bldg. 8-16, Kitahama 1-chome Chuo-ku, Osaka-shi Osaka 541-0041 (JP)
優先権情報:
2007-222413 29.08.2007 JP
発明の名称: (EN) DOUBLE CHANNEL MATCHING CIRCUIT
(FR) CIRCUIT D'ADAPTATION À DOUBLE CANAL
(JA) 2周波整合回路
要約: front page image
(EN)Connection topology of input terminals (2), elements (4a, 4b, 4c, 4d) and a load (5) is made as a “7-segment display” applied to numerical display for a calculator or a digital clock and the like. That is, if the uppermost and lowermost segments among three horizontally extending segments in the 7-segment display are assigned to the input terminals (2) and the load (5) is assigned to one remaining horizontally extending segment, four remaining longitudinal segments correspond to the elements (4a, 4b, 4c, 4d). The elements (4a, 4b, 4c, 4d) are an inductor having inductance of 2.132nH, an inductor having inductance of 8.266nH, an inductor having inductance of 0.596nH, and a capacitor having capacitance of 2.097pF, respectively. This circuitry can reduce the total number of elements to 4 thereby realizing low loss property. In addition, as a resonance circuit is eliminated from constituent circuits and a scale of a ladder circuit is reduced, highly stable impedance matching is attained against impedance fluctuation of the load (5).
(FR)L'invention concerne la topologie de connexion de bornes d'entrée (2), d'éléments (4a, 4b, 4c, 4d) et d'une charge (5), qui est constituée comme un 'affichage à 7 segments' appliquée à un affichage numérique pour un calculateur ou une horloge numérique et analogue. Si les segments supérieurs et inférieurs parmi trois segments s'étendant horizontalement sont affectés aux bornes d'entrées (2), et la charge (5) est affectée à un segment s'étendant horizontalement restant, quatre segments longitudinaux restants correspondent aux éléments (4a, 4b, 4c, 4d). Les éléments (4a, 4b, 4c, 4d) sont un inducteur ayant une inductance de 2,132nH, un inducteur ayant une inductance de 11,208nH, un inducteur ayant une inductance de 8,266nH, un inducteur ayant une inductance de 0,596nH, et un condensateur ayant une capacité de 2,097pF, respectivement. Ces circuits peuvent réduire le nombre total d'éléments à 4 et obtenir une propriété de moindre perte. De plus, un circuit de résonance est éliminé des circuits constitutifs et une échelle d'un circuit d'échelle est réduite, et une impédance d'adaptation hautement stable est atteinte par rapport à la fluctuation d'impédance de la charge (5).
(JA) 入力端子(2)、素子(4a,4b,4c,4d)、負荷(5)の接続形態を、電卓やデジタル時計などの数字の表示に適用される「7セグメントディスプレイ」状にする。すなわち、7セグメントディスプレイの横方向に延びる3つのセグメント中の、最上部と最下部にあるセグメントを入力端子(2)に割り当て、残り1つの横方向に延びるセグメントに負荷5を割り当てれば、残りの縦方向の4セグメントが素子(4a,4b,4c,4d)に相当する。素子4a、4b、4c、4dは、それぞれ、2.132nHのインダクタンスを有するインダクタ、8.266nHのインダクタンスを有するインダクタ、0.596nHのインダクタンスを有するインダクタ、2.097pFのキャパシタンスを有するキャパシである。この回路構成により、素子総数が4に減じられることによって低損失性が実現され、また、構成回路中から共振回路が排除されるとともに梯子回路の規模が縮小されることにより、負荷5のインピーダンス変動に対して高安定なインピーダンス整合が行える。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)