WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2009022677) 半導体装置
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2009/022677    国際出願番号:    PCT/JP2008/064396
国際公開日: 19.02.2009 国際出願日: 11.08.2008
IPC:
H01L 29/78 (2006.01), H01L 29/786 (2006.01)
出願人: NEC CORPORATION [JP/JP]; 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001 (JP) (米国を除く全ての指定国).
TANABE, Akihito [JP/JP]; (JP) (米国のみ)
発明者: TANABE, Akihito; (JP)
代理人: INAGAKI, Kiyoshi; c/o FUSOH PATENT FIRM, Rindo Building 5F, 37, Kanda-Higashimatsushita-cho, Chiyoda-ku, Tokyo 1010042 (JP)
優先権情報:
2007-209326 10.08.2007 JP
発明の名称: (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
要約: front page image
(EN)[PROBLEMS] To provide a semiconductor device which uses avalanche amplification by impact ionization and has an impact-ionization MISFET having improved reliability. [MEANS FOR SOLVING PROBLEMS] On a p-type silicon substrate having low impurity concentration, a gate insulating film and a gate electrode are formed, and in the silicon substrate, an n-type diffusion region is formed at a position adjacent to one of the side surfaces of a gate electrode. A p-type diffusion region is formed on the silicon substrate at a position separated from the other side surface of the gate electrode.
(FR)L'invention concerne la fourniture d'un dispositif à semi-conducteur qui utilise une amplification d'avalanche par ionisation par choc et a un MISFET à ionisation par choc ayant une fiabilité améliorée. Sur un substrat de silicium de type p ayant une faible concentration en impuretés, un film isolant de grille et une électrode de grille sont formés, et dans le substrat de silicium, une zone de diffusion de type n est formée dans une position adjacente à l'une des surfaces latérales d'une électrode de grille. Une zone de diffusion de type p est formée sur le substrat de silicium dans une position séparée de l'autre surface latérale de l'électrode de grille.
(JA)【課題】インパクトイオン化によるアバランシェ増幅を利用し、且つ、信頼性を高めたインパクトイオン化MISFETを有する半導体装置を提供する。 【解決手段】不純物濃度の低いp型のシリコン基板上に、ゲート絶縁膜およびゲート電極を形成し、シリコン基板中にゲート電極の一方の側面と隣接する位置にn型拡散領域を形成する。ゲート電極の他方の側面と離隔した位置のシリコン基板上にp型拡散領域を形成する。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)