WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2008142797) バイアス回路およびそれを用いる増幅装置
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2008/142797    国際出願番号:    PCT/JP2007/060635
国際公開日: 27.11.2008 国際出願日: 24.05.2007
IPC:
H03F 3/24 (2006.01)
出願人: THINE ELECTRONICS, INC. [JP/JP]; 3-3-6, Nihombashi-Honcho, Chuo-ku, Tokyo 1030023 (JP) (米国を除く全ての指定国).
AKITA, Hironobu [JP/JP]; (JP) (米国のみ).
FUJIMOTO, Isao [JP/JP]; (JP) (米国のみ).
SUGANO, Takayuki [JP/JP]; (JP) (米国のみ)
発明者: AKITA, Hironobu; (JP).
FUJIMOTO, Isao; (JP).
SUGANO, Takayuki; (JP)
代理人: HASEGAWA, Yoshiki; SOEI PATENT AND LAW FIRM Ginza First Bldg., 10-6 Ginza 1-chome Chuo-ku, Tokyo 1040061 (JP)
優先権情報:
発明の名称: (EN) BIAS CIRCUIT AND AMPLIFIER USING SAME
(FR) CIRCUIT DE POLARISATION ET AMPLIFICATEUR L'UTILISANT
(JA) バイアス回路およびそれを用いる増幅装置
要約: front page image
(EN)A bias circuit comprises a first transistor having a collector connected to the input terminal and an emitter connected to the power supply line, a first impedance element connected between the base and output terminal of the first transistor, a second transistor having a base connected to the input terminal and a collector connected to the power supply line, and a second impedance element connected between the emitter and output terminal of the second transistor. The first and second impedance elements have impedance larger than the input impedance of an emitter amplifier circuit in a AC signal inputted to the emitter amplifier circuit connected to the output terminal.
(FR)L'invention concerne un circuit de polarisation qui comporte un premier transistor muni d'un collecteur connecté à la borne d'entrée et d'un émetteur connecté à la ligne d'alimentation électrique; un premier élément d'impédance connecté entre la base et la borne de sortie du premier transistor; un second transistor dont une base est connectée à la borne d'entrée et un collecteur est connecté à la ligne d'alimentation électrique; et un second élément d'impédance connecté entre l'émetteur et la borne de sortie du second transistor. L'impédance des premier et second éléments d'impédance est supérieure à l'impédance d'entrée d'un circuit amplificateur à charge d'émetteur dans un signal de courant alternatif appliqué à l'entrée du circuit amplificateur à charge d'émetteur connecté à la borne de sortie.
(JA)このバイアス回路は、入力端子に接続されるコレクタおよび電源線に接続されるエミッタを有する第1のトランジスタと、第1のトランジスタのベースと出力端子との間に接続される第1のインピーダンス素子と、入力端子に接続されるベースおよび電源線に接続されるコレクタを有する第2のトランジスタと、第2のトランジスタのエミッタと出力端子との間に接続される第2のインピーダンス素子とを備える。第1および第2のインピーダンス素子は、出力端子に接続されるエミッタ増幅回路に入力される交流信号においてエミッタ増幅回路の入力インピーダンスより大きいインピーダンスを有する。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)