WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2008132809) 半導体集積回路、半導体集積回路の制御方法及び端末システム
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2008/132809    国際出願番号:    PCT/JP2008/000997
国際公開日: 06.11.2008 国際出願日: 16.04.2008
IPC:
H03K 19/00 (2006.01), H01L 21/82 (2006.01), H01L 21/822 (2006.01), H01L 27/04 (2006.01), H03K 5/15 (2006.01)
出願人: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (米国を除く全ての指定国).
ICHINOMIYA, Takahiro; (米国のみ)
発明者: ICHINOMIYA, Takahiro;
代理人: NAKAJIMA, Shiro; 6F, Yodogawa 5-Bankan, 2-1, Toyosaki 3-chome, Kita-ku, , Osaka-shi, Osaka 5310072 (JP)
優先権情報:
2007-107934 17.04.2007 JP
発明の名称: (EN) SEMICONDUCTOR INTEGRATED CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT CONTROL METHOD, AND TERMINAL SYSTEM
(FR) CIRCUIT INTÉGRÉ SEMICONDUCTEUR, PROCÉDÉ DE COMMANDE DE CIRCUIT INTÉGRÉ SEMICONDUCTEUR ET SYSTÈME DE BORNE
(JA) 半導体集積回路、半導体集積回路の制御方法及び端末システム
要約: front page image
(EN)A semiconductor integrated circuit (1) judges whether power supply means in a discharge operation state or a charge operation state. If the power supply means is in the charge operation state, the semiconductor integrated circuit (1) mitigates a clock skew between logical blocks of the semiconductor integrated circuit (1) by deciding a logical block whose operation is required for executing a target process to be a logical block to operate and deciding a logical block having interruption ratio greater than a minimum interruption ratio by a predetermined value among the other logical blocks to be a logical block to operate.
(FR)L'invention concerne un circuit (1) intégré semiconducteur qui détermine si ou non des moyens d'alimentation électrique sont dans un état de fonctionnement de décharge ou un état de fonctionnement de charge. Si les moyens d'alimentation électrique sont dans l'état de fonctionnement de charge, le circuit intégré semiconducteur (1) atténue une obliquité d'horloge entre des blocs logiques du circuit intégré semiconducteur (1) par décision qu'un bloc logique dont le fonctionnement est nécessaire pour l'exécution d'un processus cible est un bloc logique qui doit fonctionner et décision qu'un bloc logique ayant un rapport d'interruption supérieur à un rapport d'interruption minimum d'une valeur prédéterminée parmi les autres blocs logiques est un bloc logique devant fonctionner.
(JA) 半導体集積回路1は、電源手段が放電動作であるか充電動作であるかを判定する。半導体集積回路1は、半導体集積回路1が備える複数の論理ブロック間でのクロックスキューを緩和するために、電源手段が充電動作である場合に、対象の処理を実行する上で動作が必要な論理ブロックを動作させる論理ブロックに決定するとともに、それ以外の論理ブロックのうち最小の停止率に対して一定値以上大きい停止率の論理ブロックも動作させる論理ブロックに決定する。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)