国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2008126729) 半導体素子およびその製造方法、並びに該半導体素子を備える電子デバイス
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2008/126729 国際出願番号: PCT/JP2008/056501
国際公開日: 23.10.2008 国際出願日: 01.04.2008
IPC:
H01L 29/786 (2006.01) ,H01L 21/336 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
786
薄膜トランジスタ
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
出願人:
シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 〒5458522 大阪府大阪市阿倍野区長池町22番22号 Osaka 22-22, Nagaike-cho, Abeno-ku, Osaka-shi Osaka 5458522, JP (AllExceptUS)
国立大学法人東北大学 TOHOKU UNIVERSITY [JP/JP]; 〒9808577 宮城県仙台市青葉区片平二丁目1番1号 Miyagi 1-1, Katahira 2-chome, Aoba-ku, Sendai-shi Miyagi 9808577, JP (AllExceptUS)
浦山 雅夫 URAYAMA, Masao; null (UsOnly)
川崎 雅司 KAWASAKI, Masashi; null (UsOnly)
大野 英男 OHNO, Hideo; null (UsOnly)
発明者:
浦山 雅夫 URAYAMA, Masao; null
川崎 雅司 KAWASAKI, Masashi; null
大野 英男 OHNO, Hideo; null
代理人:
特許業務法人原謙三国際特許事務所 HARAKENZO WORLD PATENT & TRADEMARK; 〒5300041 大阪府大阪市北区天神橋2丁目北2番6号 大和南森町ビル Osaka Daiwa Minamimorimachi Building 2-6, Tenjinbashi 2-chome Kita Kita-ku, Osaka-shi Osaka 5300041, JP
優先権情報:
2007-10113306.04.2007JP
発明の名称: (EN) SEMICONDUCTOR ELEMENT, METHOD FOR MANUFACTURING THE SEMICONDUCTOR ELEMENT, AND ELECTRONIC DEVICE PROVIDED WITH THE SEMICONDUCTOR ELEMENT
(FR) ÉLÉMENT SEMI-CONDUCTEUR, SON PROCÉDÉ DE FABRICATION ET DISPOSITIF ÉLECTRONIQUE ÉQUIPÉ DUDIT ÉLÉMENT
(JA) 半導体素子およびその製造方法、並びに該半導体素子を備える電子デバイス
要約:
(EN) A thin film transistor (1) is provided by forming a gate electrode (3) in a prescribed shape on an insulating substrate (2), then, laminating a gate insulating film (4) on the insulating substrate, and laminating a semiconductor layer (5) made of polycrystalline ZnO on the gate insulating film (14). By immersing a semiconductor layer (5) in a solution wherein an impurity material is dissolved, a grain boundary portion of the polycrystalline ZnO film is selectively doped with the impurity material. Then, a source electrode (6) and a drain electrode (7) are formed in prescribed shapes, and a protection film (8) is laminated. Thus, the thin film transistor, which has excellent subthreshold characteristics and a zinc oxide film as a base for an active layer, is provided.
(FR) La présente invention concerne un transistor à couches minces (1) obtenu par la formation d'une électrode de grille (3) dans une forme prescrite sur un substrat isolant (2), puis, la stratification d'un film isolant de grille (4) sur le substrat isolant, et la stratification d'une couche semi-conductrice (5) faite de ZnO polycristallin sur le film isolant de grille (14). Par l'immersion d'une couche semi-conductrice (5) dans une solution dans laquelle un matériau d'impuretés est dissous, une partie de limite de grain du film en ZnO polycristallin est sélectivement dopée avec le matériau d'impuretés. Ensuite, une électrode de source (6) et une électrode de drain (7) sont formées dans des formes prescrites, et un film protecteur (8) est stratifié. Ainsi, le transistor à couches minces, qui présente d'excellentes caractéristiques de sous-seuil et un film d'oxyde de zinc en tant que base pour couche active, est proposé.
(JA)  本発明の薄膜トランジスタ(1)は、絶縁性基板(2)上にゲート電極(3)を所定の形状に形成された後に、ゲート絶縁膜(4)と該ゲート絶縁膜(4)上に多結晶ZnOである半導体層(5)を順次積層する。半導体層(5)を、不純物を溶解させた溶液中に浸漬することにより、多結晶ZnO膜の粒界部分に選択的に不純物をドープする。この後、ソース電極(6)およびドレイン電極(7)を所定の形状に形成し、さらに保護膜(8)を積層する。これにより、サブスレッシュホールド特性に優れ、活性層のベースとして酸化亜鉛膜を有する薄膜トランジスタを実現できる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
US20100044702CN101632179