国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2008126603) ドライバ回路および半導体試験装置
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2008/126603 国際出願番号: PCT/JP2008/054505
国際公開日: 23.10.2008 国際出願日: 12.03.2008
IPC:
G01R 31/28 (2006.01)
G 物理学
01
測定;試験
R
電気的変量の測定;磁気的変量の測定
31
電気的性質を試験するための装置;電気的故障の位置を示すための装置;試験対象に特徴のある電気的試験用の装置で,他に分類されないもの
28
電子回路の試験,例.シグナルトレーサーによるもの
出願人:
株式会社アドバンテスト ADVANTEST CORPORATION [JP/JP]; 〒1790071 東京都練馬区旭町1丁目32番1号 Tokyo 32-1, Asahicho 1-chome, Nerima-ku, Tokyo 1790071, JP (AllExceptUS)
平田 良之 HIRATA, Yoshiyuki [JP/JP]; JP (UsOnly)
発明者:
平田 良之 HIRATA, Yoshiyuki; JP
代理人:
森 哲也 MORI, Tetsuya; 〒1010032 東京都千代田区岩本町二丁目3番3号 友泉岩本町ビル8階 日栄国際特許事務所 Tokyo Nichiei Kokusai Tokkyo Jimusho Yusen Iwamotocho Bldg. 8th Floor 3-3, Iwamoto-cho 2-chome Chiyoda-ku, Tokyo 1010032, JP
優先権情報:
2007-06355313.03.2007JP
発明の名称: (EN) DRIVER CIRCUIT AND SEMICONDUCTOR TESTING APPARATUS
(FR) CIRCUIT D'ATTAQUE ET APPAREIL DE CONTRÔLE DE SEMI-CONDUCTEUR
(JA) ドライバ回路および半導体試験装置
要約:
(EN) Provided is a driver circuit which supplies a capacitive load (4) with a prescribed voltage through a transmission line (3). The driver circuit has an impedance circuit (6) which is arranged between the driver (1) and the transmission line (3) and is capable of varying impedance. The impedance circuit (6) freely sets impedance to a discretionary value, in accordance with the capacitance value of the capacitive load (4). Thus, irrespective of the capacitive value of the capacitive load, a start time and a start waveform of the both end voltages of the capacitive load are permitted to be within a prescribed range.
(FR) L'invention concerne un circuit d'attaque qui distribue une charge capacitive (4) avec une tension prescrite à travers une ligne de transmission (3). Le circuit d'attaque a un circuit d'impédance (6) qui est disposé entre le circuit d'attaque (1) et la ligne de transmission (3) et est capable de faire varier l'impédance. Le circuit d'impédance (6) règle librement l'impédance à une valeur discrétionnaire, selon la valeur de capacité de la charge capacitive (4). Ainsi, indépendamment de la valeur de capacité de la charge capacitive, un temps de début et une forme d'onde de début des deux tensions aux deux bornes de la charge capacitive sont autorisés à se trouver à l'intérieur d'une plage prescrite.
(JA) 本発明は、容量性負荷4に伝送線路3を介して所定の電圧を供給するドライバ回路である。ドライバ1と伝送線路3との間に配置され、インピーダンスが可変できるインピーダンス回路6を備えている。インピーダンス回路6は、容量性負荷4の容量値の大きさに応じて、インピーダンスを任意の値に設定自在になっている。これにより、本発明は、容量性負荷の容量値の大小にかかわらず、その容量性負荷の両端電圧の立ち上がり時間、およびその立ち上がり波形を所定範囲に収められる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)