16:00 CETの火曜日 19.11.2019のメンテナンス理由で数時間使用できません
国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2008126386) 2周波整合回路
Document

明 細 書

発明の名称 2周波整合回路

技術分野

0001  

背景技術

0002   0003   0004   0005   0006   0007   0008  

発明の開示

発明が解決しようとする課題

0009   0010   0011   0012  

課題を解決するための手段

0013   0014   0015  

発明の効果

0016  

図面の簡単な説明

0017   0018  

発明を実施するための最良の形態

0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052  

産業上の利用可能性

0053  

請求の範囲

1   2   3  

補正された請求の範囲(条約第19条)

1  *   2   3  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13  

明 細 書

2周波整合回路

技術分野

[0001]
 本発明は、携帯端末に搭載されているアンテナと高周波回路との間に挿入され、所望の2つの周波数帯において、前記アンテナと前記高周波回路との間でインピーダンス整合を行う、2周波整合回路に関するものである。

背景技術

[0002]
 携帯電話サービスが爆発的な普及をみせている昨今、更に高い移動性の実現と、より柔軟な通信サービスに対する強い要求に応えるため、携帯端末の小型化と、異なる利用周波数帯で運用されている複数の通信システムの使用を1つの携帯端末で可能にすること(マルチバンド化)の2点を両立することが、携帯端末を開発する上での技術的目標の1つとなっている。この目標は、電波の入出力インターフェースとして必要不可欠なデバイスであるアンテナにもそのまま引き継がれており、小型、かつ、複数周波数帯で動作する、いわゆるマルチバンドアンテナの開発が望まれている。
[0003]
 実際の携帯端末の開発においては、アンテナの最適化のみで所望の複数周波数帯で良好なアンテナ特性を実現することは困難を極めるため、最終的な周波数調整と、高周波回路との良好なインピーダンス整合の実現は、アンテナと高周波回路の間に適当な整合回路を挿入することによって行われることが多い。現在、各種携帯電話サービスの利用周波数帯は、800~900MHz帯、および、1.5~2GHz帯の2つの周波数帯に存在し、携帯端末のマルチバンド化のためには、アンテナはそれら両周波数帯で動作する必要がある。しかしながら、両周波数帯が大きく離れているために、通常の単周波整合回路では両周波数帯での自由な整合調整が困難であるため、各々の周波数帯で独立に整合可能な2周波整合回路の適用が上記目標の達成のために望ましい。
[0004]
 以上の背景のもと、これまで適用されてきた従来の2周波整合回路としては、複数個の単周波整合回路、および、複数個の共振回路を用いて構成された梯子回路を用いているものがあった(例えば、特許文献1、および、特許文献2参照)。図11は、前記特許文献1に記載の従来の2周波整合回路の回路構成を示した回路ブロック図である。
[0005]
 図11において、出力端子102におけるインピーダンス(あるいは、1端子Sパラメータ)の周波数特性が既知であり、負荷101は、上述の状況ではアンテナに相当する。そして、負荷101は、第1の整合回路103、第2の整合回路104、および第3の整合回路105で構成される従来の2周波整合回路108を介して、電源107に接続されている。なお、図中のブロック図にあるように、各整合回路103、104、105は、インダクタとキャパシタから構成される並列共振回路、あるいは、直列共振回路である。
[0006]
 図11に記載の従来の2周波整合回路108は、所望の2周波数帯で、出力端子102における負荷101のインピーダンスが、入力端子106における電源107のインピーダンス値に等しくなるよう、インピーダンス変成器として動作する。従って、同2周波数帯においては、電源107から供給された電力は反射減衰を被ることなく負荷101に効率良く供給される。
[0007]
 ところで、各整合回路103、104、105を一つの回路ブロックと見なした場合、図11に記載の従来の2周波整合回路108は、図12(非特許文献1に記載の2種類の基礎的な単周波整合回路の回路構成を示した回路ブロック図)に示した、基本的な2種類の単周波整合回路121a、121b(例えば、非特許文献1参照)を、図13(従来の2周波整合回路に用いられている梯子回路の回路構成を示した回路ブロック図)に示すように梯子状に結合させた回路構成(梯子回路131)をなしている。なお、梯子回路131は各種フィルタに常用されている回路構成である。
[0008]
 従来の2周波整合回路108の作用は、所望の2周波数帯で入力端子106から負荷101へ高周波信号を反射減衰なく伝送することと等価であるから、図13に示した梯子回路131を適用することにより、2周波整合回路の設計は、所望の2周波数帯が通過帯である帯域通過フィルタの設計と同義となる。従って、従来の2周波整合回路108の設計に際し、既存のフィルタ設計法を有用に適用することが可能となり、負荷101のインピーダンスの周波数特性に依らず、比較的自由に所望の2周波数帯で入力端子106に整合をとることが可能であるという長所を上記従来の構成は有していた。
特許文献1 : 特開2004-242269号公報(第18頁、図1)
特許文献2 : 特開2006-325153号公報(第14頁、図1)
非特許文献1 : Robert E. Collin著、-An IEEE press classic reissue- Foundations for microwave engineering (second edition、IEEE press series on electromagnetic wave theory)、A John Wiley & Sons、Inc.、publication、ISBN 0-7803-6031-1(323頁、Figure 5.17)

発明の開示

発明が解決しようとする課題

[0009]
 しかしながら、前記従来の構成では以下の2点において課題を有していた。
[0010]
 課題の1点目は、2周波整合回路で生じる損失の低減が困難であるという点である。携帯電話サービスの品質向上には、携帯端末の送受信品質を高めることが必須である。送受信品質の向上は、主にアンテナと高周波回路間で発生する電力損失を減じることによりなされるため、そこに挿入される2周波整合回路の損失は可能な限り低減化されることが望ましい。前記従来の構成は、構成要素として非常に多くの素子(インダクタ、キャパシタ)が必要であること、および、多数の共振回路を用いなければならないことから、損失の低減化に関して課題を有している。
[0011]
 課題の2点目は、負荷101のインピーダンス変動に対する整合特性の安定性が実現されにくいという点である。通常、携帯端末は使用時においては、手や頭部がアンテナに接近するため、アンテナのインピーダンスの周波数特性は使用状況に応じて変動する。従って、安定した送受信品質を確保するためには、アンテナのインピーダンス変動に対する整合特性の安定性が必要不可欠である。しかしながら、前記従来の構成は電気特性(2端子Sパラメータ)の周波数変動が急峻である共振回路を多用しているために、負荷101のインピーダンス変動に対し、その整合特性が影響を被りやすい。更に、梯子回路131は各単周波整合回路(図12参照)121a、121b毎にインピーダンス変成がなされるために、梯子回路自体でも負荷101のインピーダンス変動に対し敏感となる。以上の観点から、前記従来の構成は安定性に関しても課題を有している。
[0012]
 本発明は、前記従来の課題を解決するもので、低損失、かつ、負荷のインピーダンス変動に対して安定な2周波整合回路を提供することを目的とする。

課題を解決するための手段

[0013]
 本発明の2周波整合回路は、50オームのインピーダンスを有する高周波回路から0.85GHzの周波数を有する第1高周波信号および1.86GHzの周波数を有する第2高周波信号を受け取る第1および第2の入力端子と、アンテナに接続される第1および第2の出力端子と、前記入力端子と前記出力端子との間に接続された回路素子群とを備える2周波整合回路であって、前記回路素子群は、第1、第2、第3、および第4素子を有し、前記第1素子および前記第4素子は、前記第1の入力端子と前記第2の入力端子との間に直列的に接続され、かつ、前記第2素子および前記第3素子は、前記第1の入力端子と前記第2の入力端子との間に直列的に接続されており、前記第1の出力端子は、前記第1素子と前記第4素子との間の接続ノードに接続され、前記第2の出力端子は、前記第2素子と前記第3素子との間の接続ノードに接続され、前記回路素子群は、以下の4つのセットのいずれか1つによって構成される。
第1セット:
 第1素子; 12.084nHのインダクタンスを有するインダクタ、
 第2素子; 5.452nHのインダクタンスを有するインダクタ、
 第3素子; 14.508nHのインダクタンスを有するインダクタ、
 第4素子; 1.934pFのキャパシタンスを有するキャパシタ、
第2セット:
 第1素子; 1.023pFのキャパシタンスを有するキャパシタ、
 第2素子; 5.772nHのインダクタンスを有するインダクタ、
 第3素子; 0.904pFのキャパシタンスを有するキャパシタ、
 第4素子; 14.927nHのインダクタンスを有するインダクタ。
[0014]
 好ましい実施形態において、前記アンテナのインピーダンスは、0.85GHzの周波数において27.2-27.7i(iは虚数単位である)Ωであり、1.86GHzの周波数において45.3-14.8i(iは虚数単位である)Ωである。
[0015]
 好ましい実施形態において、前記アンテナは、携帯端末に搭載される逆Fアンテナである。

発明の効果

[0016]
 従って、本発明の2周波整合回路によれば、前述の2つの技術的課題(低損失化、および、整合特性の高安定化)を大きく改善することができる。

図面の簡単な説明

[0017]
[図1] 本発明の実施形態1における2周波整合回路の回路構成を示す回路ブロック図
[図2] 本発明の実施形態1における2周波整合回路の素子定数の決定法を説明するための符号等の規約図
[図3] (a) 本発明の実施形態1における2周波整合回路を構成する、インダクタである1つの構成素子を複数のインダクタで構成される回路に展開する方法を示した回路図 (b) 本発明の実施形態1における2周波整合回路を構成する、キャパシタである1つの構成素子を複数のキャパシタで構成される回路に展開する方法を示した回路図
[図4] (a) 本発明の実施形態1に係る実施例における、アンテナを搭載した携帯端末の解析モデルの寸法を示した斜視図(解析モデルの全体寸法を示した斜視図) (b) 本発明の実施形態1に係る実施例における、アンテナを搭載した携帯端末の解析モデルの寸法を示した斜視図(アンテナ部の詳細寸法を示した斜視図)
[図5] (a) 本発明の実施形態1に係る実施例における、図4に示した解析モデルのインピーダンス50オームを持つ出力端子3における高周波特性の周波数依存性を示した特性図(反射定在波比の周波数特性図) (b) 本発明の実施形態1に係る実施例における、図4に示した解析モデルのインピーダンス50オームを持つ出力端子3における高周波特性の周波数依存性を示した特性図(1端子Sパラメータのスミス図)
[図6] 本発明の実施形態1に係る実施例における、図4に示した解析モデルに対して設計された本発明の2周波整合回路の素子定数表を示す図
[図7] 本発明の実施形態1に係る実施例における、図4の解析モデルに挿入されたモデル化された手の寸法とその挿入位置を示した斜視図
[図8] 本発明の実施形態1に係る実施例における、図6で設計された本発明の2周波整合回路の手の接近時における整合帯域の変化率を示した特性表を示す図
[図9] (a) 従来技術を用いて構成された2周波整合回路のブロック図(図11(a)に示した非特許文献1記載の単周波整合回路を基に得られる2周波整合回路のブロック図) (b) 従来技術を用いて構成された2周波整合回路のブロック図(図11(b)に示した非特許文献1記載の単周波整合回路を基に得られる2周波整合回路のブロック図)
[図10] (a) 従来技術を用いて構成された2周波整合回路の素子構成、素子定数、ならびに、手の接近時における整合帯域の帯域変化率について、解が無いことを示している。(b) 従来技術を用いて構成された2周波整合回路の素子構成、素子定数、ならびに、手の接近時における整合帯域の帯域変化率を示した特性表を示す図(図9(b)に示された回路ブロックに対して計算された特性表)
[図11] 従来の2周波整合回路の回路構成を示した回路ブロック図
[図12] 非特許文献1に記載の2種類の基礎的な単周波整合回路の回路構成を示した回路ブロック図
[図13] 従来の2周波整合回路に用いられている梯子回路の回路構成を示した回路ブロック図

符号の説明

[0018]
 1 本発明の2周波整合回路
 2 入力端子
 3 出力端子
 4a、4b、4c、4d 素子
 5 負荷
 6 アンテナ
 7 携帯端末筐体
 8 モデル化された手
 101 負荷
 102 出力端子
 103 第1の整合回路
 104 第2の整合回路
 105 第3の整合回路
 106 入力端子
 107 電源
 108 従来の2周波整合回路
 121a、121b 単周波整合回路
 131 梯子回路
 f 周波数
 α1(f) 素子4aのインピーダンスの実部
 α2(f) 素子4bのインピーダンスの実部
 α3(f) 素子4cのインピーダンスの実部
 α4(f) 素子4dのインピーダンスの実部
 Zr(f) 荷5のインピーダンスの実部
 Zi(f) 負荷5のインピーダンスの虚部
 Z0 入力端子2に接続される高周波回路のインピーダンス
 Lj αj(f)( j=1、2、3、4)がインダクタである時のインダクタ値
 Cj αj(f)( j=1、2、3、4)がキャパシタである時のキャパシタ値
 A(f)、B(f)、C(f)、D(f) (数2)の上から3~6式で定義される関数
 f1、f2 2つの整合周波数
 α、β、a、b 図9に示した従来技術を用いて構成された2周波整合回路を構成する集中定数素子のインピーダンス値の実部

発明を実施するための最良の形態

[0019]
 以下本発明の実施形態について、図面を参照しながら説明する。
[0020]
 (実施形態)
 図1は、本発明の実施形態における2周波整合回路の回路構成を示す回路ブロック図である。図1に示すように、本実施形態の2周波整合回路1は、第1の入力端子2aと第2の入力端子2bとからなる入力端子2、および、第1の出力端子3aと第2の出力子3bとからなる出力端子3の端子を備えている。入力端子2へは高周波回路(不図示)が、そして、出力端子3へは負荷5がそれぞれ接続される。
[0021]
 本実施形態の2周波整合回路1は、4つの素子4a、4b、4c、4dより構成される。素子4a、4b、4c、4dはそれぞれ集中定数素子であり、各々は、インダクタ、あるいは、キャパシタのいずれかである。なお、素子4a、4b、4c、4dがインダクタであるかキャパシタであるかの選択と、各々の素子定数の具体的値は、整合を実現したい2周波数帯で予め求められている負荷5のインピーダンス値、および、入力端子2に接続される高周波回路のインピーダンス値より、一意に決定される(これらの決定法については後述する)。
[0022]
 入力端子2、素子4a、4b、4c、4d、および、負荷5の接続形態は、電卓やデジタル時計などの数字の表示に適用される「7セグメントディスプレイ」と同様の構造をなしている。すなわち、7セグメントディスプレイの横方向に延びる3つのセグメント中の、最上部と最下部にあるセグメントが入力端子2に相当し、残り1つの横方向に伸びるセグメントに負荷5を割り当てれば、残りの縦方向の4セグメントが素子4a、4b、4c、4dに相当する。
[0023]
 ここで、本発明の2周波整合回路1は、その回路構成に幾何学的対称性を持っているため、以下に述べる素子4a、4b、4c、4dの並べ替えを行っても元の回路と全く同一特性を示す。まず、第1の並べ替えは、素子4aと素子4bとの交換、ならびに、素子4dと素子4cとの交換を同時に行うことである。第1の並べ替えは、図1において、本発明の2周波整合回路1の向かって左側に位置する入力端子2を、本発明の2周波整合回路1の向かって右側に配置しなおすことに相当する。また、第2の並べ替えは、素子4aと素子4dとの交換、ならびに、素子4bと素子4cとの交換を同時に行うことである。第2の並べ替えは、図1に不図示の外部回路の出力端子の2つの接続方法に相当する。例えば、図1に不図示の外部回路の出力端子が不平衡線路である場合、図1に不図示の外部回路の出力端子の接地面(グランド面)に接続する端子を、図1の入力端子2の上側にするか、下側にするかに相当する。第1、および、第2の並べ替えが電気的に同等な回路を与えることは、後述の設計法の(数2)からも確かめることができる。従って、後述の設計法により得られる本発明の2周波整合回路1の回路構成が多数得られる場合があるが、先述の第1、および、第2の並べ替えで相互に関係付けられる回路構成は独立ではなく、1つの回路構成にまとめられる。
[0024]
 次に、素子4a、4b、4c、4dの具体的な素子定数値の決定方法について説明する。素子4a、4b、4c、4dは、インダクタ、あるいは、キャパシタのいずれかであるので、各素子のインピーダンスは純虚数となる。そこで、以下の説明のため、図2に示すように各素子のインピーダンスに符号をつけるものとする。
[0025]
 図2は、本発明の実施形態1における2周波整合回路の素子定数の決定法を説明するための符号等の規約図である。図2において、小文字の「i」は虚数単位を表す。すなわち、i=(-1)^(1/2)である。入力端子2に接続される高周波回路のインピーダンス値Z0は実数値であり、通常では50Ωとされるものである。また、負荷5のインピーダンスは一般には周波数依存性を持つ複素量であり、それは実部Zr(f)と虚部Zi(f)(fは周波数)の2つの実数量で表される。
[0026]
 先述したように、各素子のインピーダンスは各々実数量αj(f)(j=1、2、3、4)で表される。そして、αj(f)(j=1、2、3、4)は、各素子がインダクタであるか、あるいはキャパシタであるか、そのいずれかに応じて、以下の(数1)に示したように設定される。
[数1]


[0027]
 ここで、(数1)中のLj、Cjはj番目の素子の素子定数、すなわち、それぞれインダクタ値、キャパシタ値に相当する。現時点では、それらの具体的な値は決定されておらず、未知定数である。そこで、具体的なLj、Cjの値は、インピーダンス整合を実現させたい2周波数f1、f2において得られる、以下の4つの方程式(数2)を連立させて解くことにより求められる。
[数2]


[0028]
 (数2)の解き方は以下のようにして行う。まず、素子4a、4b、4c、4dの各々に対して、適当にキャパシタかインダクタを割り当てる。そうすれば、(数1)により、αj(f)(j=1、2、3、4)が未定の4つの素子定数(Lj、あるいは、Cj)を含んだ周波数fに関する関数となる。次に、周波数特性が既知の、負荷5のインピーダンス(Zr(f)とZi(f))と入力端子2に接続される高周波回路のインピーダンス値(Z0)、および、(数1)で具体的な関数形が決まったαj(f)(j=1、2、3、4)を、(数2)中の上から3~6番目の式の右辺に代入することによってA(f)、B(f)、C(f)、D(f)を構成する。そして、周波数fに関する具体的な関数形が明らかとなったA(f)、B(f)、C(f)、D(f)を、(数2)の上から1行目と2行目の2条件式に代入して、所望の2周波数fk(k=1、2)を与えることによって、未定の4つの素子定数(LjあるいはCj)に対する4つの互いに独立な方程式を得る。そこで、それら4つの方程式を連立させて解くことによって、未定の4つの素子定数を求めることができる。なお、未定定数の個数と独立な方程式の個数が一致していることから、(数2)は必ず解を持つことが分かる。しかしながら、素子定数は正の実数でなければならないので、LjあるいはCjとして正の実数解が得られた場合に限り、図2に記した回路として本実施形態における2周波回路を実際に構成できる。
[0029]
 素子4a、4b、4c、4dの各々に対して、キャパシタ、あるいは、インダクタを割り当てる方法は全部で2^4=16通りあるので、それらの全ての組み合わせに対して上と同様な手順で(数2)を解くことにより、実回路として構成可能な全ての回路構成を抽出することができる。なお、回路の幾何学的対称性に由来する上述の第1、第2の並べ替えにより相互に関係付けられる回路構成を1つの回路にまとめることによって、独立な回路を正しく選択する過程がその後に必要とされる。そして、得られた全ての独立な回路構成の中で、状況に応じてアンテナに対して適宜課される仕様を最も満足するものを選択することによって、本実施形態における2周波整合回路の設計が完了する。なお、上記の適宜課される仕様としては、良好な整合が実現される帯域幅が十分広いかどうか、2周波整合回路がより小さな素子定数を持つ素子で構成されているかどうか、大きな素子定数を持つインダクタが含まれていないか、アンテナのインピーダンス変動に対して整合特性が影響を受けにくいかどうか、等がある。上で述べたように、携帯端末用のアンテナの整合回路として本発明の2周波回路を設計する場合には、最後の仕様が特に重要となる。
[0030]
 かかる構成によれば、各々がキャパシタ、あるいは、インダクタのどちらか一方である4つの集中素子で2周波整合回路を構成することによって、4個まで素子点数を減じるとともに、それらの素子を共振回路からなる梯子回路以外の回路構成で結合させることにより、低損失であり、かつ、負荷5のインピーダンス変動に関してインピーダンス整合が影響を受けにくい高安定な2周波整合回路を提供することができる。
[0031]
 なお、上記の本実施形態の説明においては、素子4a、4b、4c、4dの各々が1つのインダクタであるか、あるいは、1つのキャパシタで構成されているように説明した。しかしながら、インダクタの場合、図3(a)(本実施形態における2周波整合回路を構成する、インダクタである1つの構成素子を複数のインダクタで構成される回路に展開する方法を示した回路図)に示すように、直列に接続された2個以上のインダクタで置き換えてもよい。また、同様にキャパシタの場合、図3(b)(本発明の実施形態1における2周波整合回路を構成する、キャパシタである1つの構成素子を複数のキャパシタで構成される回路に展開する方法を示した回路図)に示すように、並列に接続された2個以上のキャパシタで置き換えても良い。ただし、両場合とも、回路全体として合成されたインダクタ値、および、回路全体として合成されたキャパシタ値の各々が、上述の設計法で単一の素子として求められた素子定数と一致していなければならない。
[0032]
 (実施例)
 以下では、本発明による2周波整合回路の具体的実施例について述べる。本実施例の基本的構成は、図1に示す実施形態の構成と同一である。
[0033]
 図4は、本実施例における、アンテナを搭載した携帯端末の解析モデルの寸法を示した斜視図である。図4(a)は解析モデルの全体寸法を示した斜視図であり、図4(b)はアンテナ部の詳細寸法を示した斜視図である。図4において、解析モデルは全て、厚さ100μm、導電率4.9×10^7 Sie/mの金属板で構成されている。
[0034]
 図4(a)に示したように、アンテナ6は上記金属板を折り返して構成された逆Fアンテナであり、携帯端末筐体7をモデル化した40mm×85mm×5mmの金属箱の上部先端に接続されている。なお、アンテナ6に高周波信号を入力するための出力端子3は、図4(a)に○で囲んだ位置に相当する。また、この解析モデルは自由空間(無限に広い真空)中に置かれているものとして、電磁界シミュレターIE3D version 11.23を用いて高周波解析を行うことによって、出力端子3における携帯端末筐体7の影響を含んだアンテナ6のインピーダンスの周波数特性を抽出した。本実施例におけるアンテナのインピーダンスは、周波数0.85GHzでは27.2-27.7i(iは虚数単位)であり、1.86GHzでは45.3-14.8i(iは虚数単位)である。
[0035]
 以下、上記実施形態について説明した設計法に則り、図4の携帯端末の出力端子3に接続される本実施例の2周波整合回路を設計する。また、比較例として、上記従来構成による2周波整合回路を設計する。こうして、携帯端末筐体7の影響を含んだアンテナ6のインピーダンスの変動に対するそれらの安定性を比較することによって、本発明の2周波整合回路の優位性を確かめる。
[0036]
 まず、電磁界シミュレーションによる、図4に示した携帯端末の、出力端子3における1端子Sパラメータの計算結果を図5に示す。図5は、本実施例における、図4に示した解析モデルのインピーダンス50オームを持つ出力端子3における高周波特性の周波数依存性を示した特性図である。図5(a)は反射定在波比の周波数特性図であり、図5(b)は1端子Sパラメータのスミス図である。
[0037]
 本実施例では、インピーダンス整合を実現したい2つの周波数をf1=0.85GHz、f2=1.86GHzとし、整合をとりたい高周波回路のインピーダンス値を50Ω(すなわち、Z0=50)とする。図5(a)より、周波数f1、および、周波数f2近傍でアンテナは共振を示しているが、特に周波数f1において十分な整合(反射定在波比≦2)が実現されていない。また、この状況は、図5(b)においても確認される。図5(b)中に▲印で記したように、周波数f1において50Ωに対して整合が実現されていないため、本発明の2周波整合回路を設計し、それを出力端子3に接続することによって両周波数において完全な整合(反射定在波比=1に相当)を実現する。
[0038]
 上述の設計法を用いて求めた素子定数を図6に示す。図6は、本実施例における、図4に示した解析モデルに対して設計された本発明の2周波整合回路の素子定数表である。図6において、素子構成の欄に記されている「C」、および、「L」の文字は、当該素子がそれぞれ「キャパシタ」、および、「インダクタ」であることを表す。また、同表の素子定数の欄には、図5に記載された電磁界シミュレーションの結果から求められた、当該素子の具体的な素子定数値が示されている。
[0039]
 このように、本実施例の2周波整合回路は、50オームのインピーダンスを有する高周波回路から0.85GHzの周波数を有する第1高周波信号および1.86GHzの周波数を有する第2高周波信号を受け取る第1および第2の入力端子2a、2bと、アンテナ(負荷5)に接続される第1および第2の出力端子3a、3bと、入力端子2と出力端子3との間に接続された回路素子群とを備えている。
[0040]
 この回路素子群は、第1素子4a、第2素子4b、第3素子4c、および第4素子4aを有し、第1素子4aおよび第4素子4dは、第1の入力端子2aと第2の入力端子2bとの間に直列的に接続され、かつ、第2素子4bおよび第3素子4cは、第1の入力端子2aと第2の入力端子2bとの間に直列的に接続されている。第1の出力端子3aは、第1素子4aと第4素子4dとの間の接続ノードに接続され、第2の出力端子3bは、第2素子4bと第3素子4cとの間の接続ノードに接続されている。
[0041]
 さらに、上記の回路素子群は、以下の4つのセットのいずれか1つによって構成される。
第1セット:
 第1素子; 12.084nHのインダクタンスを有するインダクタ、
 第2素子; 5.452nHのインダクタンスを有するインダクタ、
 第3素子; 14.508nHのインダクタンスを有するインダクタ、
 第4素子; 1.934pFのキャパシタンスを有するキャパシタ、
第2セット:
 第1素子; 1.023pFのキャパシタンスを有するキャパシタ、
 第2素子; 5.772nHのインダクタンスを有するインダクタ、
 第3素子; 0.904pFのキャパシタンスを有するキャパシタ、
 第4素子; 14.927nHのインダクタンスを有するインダクタ。
[0042]
 携帯端末は、使用時において必ず手や頭部がアンテナに近接する。そして、それらの接近の具合も状況や使用者ごとに異なるため、手や頭部の接近によって発生するアンテナのインピーダンス変動に対し整合特性が安定であることが、良好な通信品質を提供する上で重要である。そこで、図4に示した解析モデルにモデル化された手8を接近させてその特性劣化を調べる。
[0043]
 図7は、本発明の実施形態1に係る実施例における、図4の解析モデルに挿入されたモデル化された手の寸法とその挿入位置を示した斜視図である。図7において、モデル化された手8は、誘電率50、誘電損失0.45の一様な誘電体ブロックとした。以上の状況の下、先ほどと同様電磁界シミュレーションにより得られた比帯域の劣化の程度を図8に示した。
[0044]
 図8は、本発明の実施形態1に係る実施例における、図6で設計された本発明の2周波整合回路の手の接近時における整合帯域の変化率を示した特性表である。図8において、「帯域変化率」の計算は、以下の式により求めた値である。
 {(手のある場合の帯域)-(手の無い場合の帯域)}/(手の無い場合の帯域)×100
[0045]
 ここで言う帯域は、反射定在波比が2以下の周波数帯で規定されている。図8より、手の接近に対して最も変動が少ない回路構成はCase 2であることが分かる。
[0046]
 ところで、本発明の2周波整合回路の構成素子数と同数の4つの素子からなる2周波整合回路を、上記従来の技術の範疇で構築することが可能である。それは、図11に示した単周波整合回路を図12に示した梯子回路状に接続した回路構成を有するものであり、図9に示したように独立な回路として2種類考えることができる。
[0047]
 図9は従来技術を用いて構成された2周波整合回路のブロック図である。図9(a)は、図11(a)に示した非特許文献1記載の単周波整合回路を基に得られる2周波整合回路のブロック図であり、図9(b)は、図11(b)に示した非特許文献1記載の単周波整合回路を基に得られる2周波整合回路である。図8の結果を得るのと同様な計算手続きを経て、これらの従来技術による2周波整合回路に対しても、手の接近時における整合帯域の帯域変化率を計算することができる。その結果を図10(a)、(b)に示した。
[0048]
 図10は、従来技術を用いて構成された2周波整合回路の素子構成、素子定数、ならびに、手の接近時における整合帯域の帯域変化率を示した特性表である。図10(a)は、図9(a)に示された2周波整合回路に対して計算された結果を示し、解はない。図10(b)は、図9(b)に示された2周波整合回路に対して計算された特性表である。なお、図10(a)に示したように、本実施例においては図9(a)に示された2周波整合回路で整合を実現できない。従って、従来技術を用いて構成された2周波整合回路として実現可能な回路構成は図9(b)に限られる。
[0049]
 図8と図10を比較すれば分かるように、本発明の2周波整合回路におけるCase 2の素子構成は、2周波数ともに最も高い安定性(特に周波数f1において)を示しており、携帯端末用途として重要な要件である整合特性の安定性の確保という点において、従来技術に比べ高い優位性を示すことが分かる。
[0050]
 なお、本発明で使用するアンテナの構造または寸法の変化により、各周波数におけるアンテナのインピーダンスが変化すると、図6に示す素子定数の値も変化し得る。ただし、アンテナが動作する2つの周波数(0.85GHz、1.86GHz)が与えられると、本発明に使用可能なアンテナの構造および寸法が実質的に定まる。このため、本発明で実用的に使用され得るアンテナの構造および寸法は、図4(b)に示すアンテナの構造および寸法から大きく変化することはない。その結果、2つの周波数(0.85GHz、1.86GHz)におけるアンテナのインピーダンスも、上述した値に近い値が得られる。
[0051]
 構成または寸法において図4(b)に示すアンテナとは異なるアンテナが使用される場合でも、上記の2周波数におけるアンテナインピーダンスに大差が生じないと、計算によって求められる素子定数も、図6に示す値から大きく変化することはない。例えばアンテナの寸法変化により、2周波数におけるアンテナインピーダンスがある程度変化しても、図6に示す素子定数を有する2周波整合回路によれば、本発明の効果を充分に得ることができる。
[0052]
 逆に、アンテナインピーダンスが上記の実施例における値に等しい場合において、素子定数の個々の数値が図6に示す値に厳密には一致していないときでも、本発明の効果を得ることは可能である。素子定数の個々の数値が図6に示す値から、例えば50%程度変化しても、本発明の効果を得ることは充分に可能である。

産業上の利用可能性

[0053]
 本発明にかかる2周波整合回路は、4つという少数の構成素子数で構築されているために低損失性を実現するとともに、負荷のインピーダンス変動に対して高い安定性を有する。このため、増幅器、ミキサ用の2周波整合回路等として有用である。また、基板に対して薄膜を物理的、および化学的に堆積する薄膜堆積装置のプラズマ発生源に用いられる同調回路、および、電子レンジなどの電波加熱用に用いられるマグネトロン用の同調回路等にも応用できる。

請求の範囲

[1]
 50オームのインピーダンスを有する高周波回路から0.85GHzの周波数を有する第1高周波信号および1.86GHzの周波数を有する第2高周波信号を受け取る第1および第2の入力端子と、
 アンテナに接続される第1および第2の出力端子と、
 前記入力端子と前記出力端子との間に接続された回路素子群と、
を備える2周波整合回路であって、
 前記回路素子群は、第1、第2、第3、および第4素子を有し、
 前記第1素子および前記第4素子は、前記第1の入力端子と前記第2の入力端子との間に直列的に接続され、かつ、前記第2素子および前記第3素子は、前記第1の入力端子と前記第2の入力端子との間に直列的に接続されており、
 前記第1の出力端子は、前記第1素子と前記第4素子との間の接続ノードに接続され、
 前記第2の出力端子は、前記第2素子と前記第3素子との間の接続ノードに接続され、
 前記回路素子群は、以下の4つのセットのいずれか1つによって構成される、2周波整合回路。
第1セット:
 第1素子; 12.084nHのインダクタンスを有するインダクタ、
 第2素子; 5.452nHのインダクタンスを有するインダクタ、
 第3素子; 14.508nHのインダクタンスを有するインダクタ、
 第4素子; 1.934pFのキャパシタンスを有するキャパシタ、
第2セット:
 第1素子; 1.023pFのキャパシタンスを有するキャパシタ、
 第2素子; 5.772nHのインダクタンスを有するインダクタ、
 第3素子; 0.904pFのキャパシタンスを有するキャパシタ、
 第4素子; 14.927nHのインダクタンスを有するインダクタ。
[2]
 前記アンテナのインピーダンスは、
 0.85GHzの周波数において27.2-27.7i(iは虚数単位である)Ωであり、
 1.86GHzの周波数において45.3-14.8i(iは虚数単位である)Ωである、請求項1に記載の2周波整合回路。
[3]
 前記アンテナは、携帯端末に搭載される逆Fアンテナである請求項2に記載の2周波整合回路。

補正された請求の範囲(条約第19条)
[ 2008年6月30日 ( 30.06.2008 )  国際事務局受理 ]

[1]
[補正後] 50オームのインピーダンスを有する高周波回路から0.85GHzの周波数を有する第1高周波信号および1.86GHzの周波数を有する第2高周波信号を受け取る第1および第2の入力端子と、
 アンテナに接続される第1および第2の出力端子と、
 前記入力端子と前記出力端子との間に接続された回路素子群と、
を備える2周波整合回路であって、
 前記回路素子群は、第1、第2、第3、および第4素子を有し、
 前記第1素子および前記第4素子は、前記第1の入力端子と前記第2の入力端子との間に直列的に接続され、かつ、前記第2素子および前記第3素子は、前記第1の入力端子と前記第2の入力端子との間に直列的に接続されており、
 前記第1の出力端子は、前記第1素子と前記第4素子との間の接続ノードに接続され、
 前記第2の出力端子は、前記第2素子と前記第3素子との間の接続ノードに接続され、
 前記回路素子群は、以下の2つのセットのいずれか1つによって構成される、2周波整合回路。
第1セット:
 第1素子; 12.084nHのインダクタンスを有するインダクタ、
 第2素子; 5.452nHのインダクタンスを有するインダクタ、
 第3素子; 14.508nHのインダクタンスを有するインダクタ、
 第4素子; 1.934pFのキャパシタンスを有するキャパシタ、
第2セット:
 第1素子; 1.023pFのキャパシタンスを有するキャパシタ、
 第2素子; 5.772nHのインダクタンスを有するインダクタ、
 第3素子; 0.904pFのキャパシタンスを有するキャパシタ、
 第4素子; 14.927nHのインダクタンスを有するインダクタ。
[2]
 前記アンテナのインピーダンスは、
 0.85GHzの周波数において27.2-27.7i(iは虚数単位である)Ωであり、
 1.86GHzの周波数において45.3-14.8i(iは虚数単位である)Ωである、請求項1に記載の2周波整合回路。
[3]
 前記アンテナは、携帯端末に搭載される逆Fアンテナである請求項2に記載の2周波整合回路。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]