16:00 CETの火曜日 19.11.2019のメンテナンス理由で数時間使用できません
国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2008126386) 2周波整合回路
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2008/126386 国際出願番号: PCT/JP2008/000828
国際公開日: 23.10.2008 国際出願日: 31.03.2008
IPC:
H03H 7/38 (2006.01) ,H04B 1/04 (2006.01)
H 電気
03
基本電子回路
H
インビーダンス回路網,例.共振回路;共振器
7
回路網の部品として受動的電気素子のみを含む多端子対回路網
38
インピーダンス整合回路網
H 電気
04
電気通信技術
B
伝送
1
グループH04B3/00~H04B13/00の単一のグループに包含されない伝送方式の細部;伝送媒体によって特徴づけられない伝送方式の細部
02
送信機
04
回路
出願人:
パナソニック株式会社 PANASONIC CORPORATION [JP/JP]; 5718501 大阪府門真市大字門真1006番地 Osaka 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501, JP (AllExceptUS)
寒川潮 SANGAWA, Ushio; null (UsOnly)
発明者:
寒川潮 SANGAWA, Ushio; null
代理人:
奥田誠司 OKUDA, Seiji; 〒5410041 大阪府大阪市中央区北浜一丁目8番16号 大阪証券取引所ビル10階 奥田国際特許事務所 Osaka OKUDA & ASSOCIATES, 10th Floor, Osaka Securities Exchange Bldg., 8-16, Kitahama 1-chome, Chuo-ku, Osaka-shi, Osaka 5410041, JP
優先権情報:
2007-10150509.04.2007JP
発明の名称: (EN) TWO FREQUENCY MATCHING CIRCUIT
(FR) CIRCUIT D'ADAPTATION À DEUX FRÉQUENCES
(JA) 2周波整合回路
要約:
(EN) Connection topology of input terminals (2), elements (4a, 4b, 4c, 4d), and a load (5) employs a “seven segment display” applied to numerical display of electronic calculator or digital clock. When the input terminals (2) are assigned to the uppermost and lowermost segments out of three segments extending laterally in a seven segment display, and the load (5) is assigned to one remaining segment extending in the lateral direction, four remaining segments in the longitudinal direction correspond to the elements (4a, 4b, 4c, 4d). With such circuitry, total number of elements is decreased to 4 and low loss is achieved, and highly stable impedance matching is attained against impedance variation of the load (5) by eliminating the resonance circuit from the constituent circuit and reducing the scale of a ladder circuit.
(FR) Une topologie de connexion de bornes d'entrée (2), d'éléments (4a, 4b, 4c, 4d) et d'une charge (5) emploie un “afficheur à sept segments” appliqué à un dispositif d'affichage numérique d'une calculatrice électronique ou d'une horloge numérique. Lorsque les bornes d'entrée (2) sont affectées aux segments le plus haut et le plus bas parmi trois segments s'étendant latéralement dans un dispositif d'affichage à sept segments et que la charge (5) est affectée à un segment restant s'étendant dans la direction latérale, quatre segments restants dans la direction longitudinale correspondent aux éléments (4a, 4b, 4c, 4d). Avec de tels éléments de circuit, le nombre total d'éléments est réduit à 4 et une faible perte est obtenue ainsi qu'une adaptation d'impédance extrêmement stable par rapport à une variation d'impédance de la charge (5) par élimination du circuit de résonance du circuit constitutif et réduction de l'échelle d'un circuit d'échelle.
(JA)  入力端子(2)、素子(4a,4b,4c,4d)、負荷(5)の接続形態を、電卓やデジタル時計などの数字の表示に適用される「7セグメントディスプレイ」状にする。すなわち、7セグメントディスプレイの横方向に延びる3つのセグメント中の、最上部と最下部にあるセグメントを入力端子(2)に割り当て、残り1つの横方向に延びるセグメントに負荷5を割り当てれば、残りの縦方向の4セグメントが素子(4a,4b,4c,4d)に相当する。この回路構成により、素子総数が4に減じられることによって低損失性が実現され、また、構成回路中から共振回路が排除されるとともに梯子回路の規模が縮小されることにより、負荷5のインピーダンス変動に対して高安定なインピーダンス整合が行える。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
JPWO2008126386US20090128252JP4308883CN101558561