国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2008126292) 遅延時間計測方法、遅延時間調整方法及び可変遅延回路
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2008/126292 国際出願番号: PCT/JP2007/057220
国際公開日: 23.10.2008 国際出願日: 30.03.2007
IPC:
H03K 5/153 (2006.01)
H 電気
03
基本電子回路
K
パルス技術
5
このサブクラス中の他のメイングループの1によっては包括されないパルス操作
153
入力信号が予定された特性にきたとき瞬時にまたはある時間間隔をもって1つのパルスを与える配置
出願人:
富士通株式会社 FUJITSU LIMITED [JP/JP]; 〒2118588 神奈川県川崎市中原区上小田中4丁目1番1号 Kanagawa 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588, JP (AllExceptUS)
前田 正純 MAEDA, Masazumi [JP/JP]; JP (UsOnly)
発明者:
前田 正純 MAEDA, Masazumi; JP
代理人:
青木 篤 AOKI, Atsushi; 〒1058423 東京都港区虎ノ門三丁目5番1号 虎ノ門37森ビル青和特許法律事務所 Tokyo SEIWA PATENT & LAW Toranomon 37 Mori Bldg. 5-1, Toranomon 3-chome Minato-ku, Tokyo 1058423, JP
優先権情報:
発明の名称: (EN) DELAY TIME DETERMINING METHOD, DELAY TIME ADJUSTING METHOD AND VARIABLE DELAY CIRCUIT
(FR) PROCÉDÉ DE DÉTERMINATION DE TEMPS DE RETARD, PROCÉDÉ D'AJUSTEMENT DE TEMPS DE RETARD ET CIRCUIT À RETARD VARIABLE
(JA) 遅延時間計測方法、遅延時間調整方法及び可変遅延回路
要約:
(EN) A variable delay circuit (1) comprises a multistage delay circuit (20) in which delay elements (D1-Dn) are series connected; a selecting part (21) that selects one of delay signals of different delay amounts obtained by causing a reference clock to pass through one or more of the delay elements (D1-Dn); a determining part (23) that determines, at determination timings synchronous with the reference clock, the signal logics of the sequentially selected ones of the delay signals; and a change point detecting part (24) that detects at least two delay elements (Dm,Dk) exhibiting changes in the logic of the reference clock at the determination timings. The difference (k-m) between a number of delay elements through which a clock signal passes to the detected element (Dm) and a number of delay elements through which the clock signal passes to the detected element (Dk) is used as the number of delay elements with which a desired delay time occurs.
(FR) L'invention concerne un circuit à retard variable (1) qui comprend un circuit à retard à plusieurs étages (20) dans lequel des éléments de retard (D1-Dn) sont connectés en série ; une partie de sélection (21) qui sélectionne l'un des signaux de retard de différentes quantités de retard obtenues en amenant une horloge de référence à passer à travers un ou plusieurs des éléments de retard (D1-Dn) ; une partie de détermination (23) qui détermine, à des temporisations de détermination synchrone avec l'horloge de référence, la logique de signal de ceux sélectionnés de manière séquentielle des signaux de retard ; et une partie de détection de point de changement (24) qui détecte au moins deux éléments de retard (Dm, Dk) présentant des changements dans la logique de l'horloge de référence aux temporisations de détermination. La différence (k-m) entre un nombre d'éléments de retard à travers lesquels un signal d'horloge passe vers l'élément détecté (Dm) et un nombre d'éléments de retard à travers lesquels le signal d'horloge passe vers l'élément détecté (Dk) est utilisé en tant que nombre d'éléments de retard avec lesquels un temps de retard désiré se produit.
(JA)  可変遅延回路1は、遅延素子D1~Dnが直列に接続された多段遅延回路20と、1個又は複数個の遅延素子D1~Dnに基準クロックを通過させて得られる遅延量が違う遅延信号のうちいずれかを選択する選択部21と、複数の遅延信号から順次選択した信号の信号論理を、基準クロックに同期した判定タイミングでそれぞれ判定する判定部23と、この判定タイミングにおいて基準クロックの論理に変化が生じている遅延素子Dm、Dkを少なくとも2個検出する変化点検出部24と備え、検出された2個の遅延素子Dm、Dkにそれぞれ至るまでにクロック信号が通過する遅延素子の個数の差(k-m)を所望の遅延時間を生じる遅延素子の個数として用いる。
front page image
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
KR1020100005014JP4809473CN101627538