16:00 CETの火曜日 19.11.2019のメンテナンス理由で数時間使用できません
国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2008126290) 半導体装置
Document

明 細 書

発明の名称 半導体装置

技術分野

0001  

背景技術

0002   0003   0004   0005   0006  

発明の開示

0007   0008   0009  

図面の簡単な説明

0010  

発明を実施するための最良の形態

0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052  

産業上の利用可能性

0053  

請求の範囲

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17  

図面

1   2   3   4   5   6   7   8  

明 細 書

半導体装置

技術分野

[0001]
 本発明は、半導体装置に関し、詳しくは、半導体装置で発生するノイズの低減技術に関する。

背景技術

[0002]
 図8は、従来の半導体装置におけるノイズ低減技術を示す(例えば、特許文献1参照。)。半導体装置100内の内部回路110は、クロックに同期して動作する回路を含む内部回路であり、図8においては、模式的にクロックCLKが入力されるバッファ111で示している。内部回路110には、VDD電源線103により電源電位VDDが供給され、VSS電源線104により基準電位VSSが供給される。
[0003]
 この内部回路110の出力がスイッチすると、内部回路110に繋がる電源線103、104にスイッチングによる高周波のノイズが発生する。発生したノイズは、電源線103、104を伝播し、端子101、102を介して外部の電源線105、106まで伝播する。
[0004]
 従来においては、発生したノイズが伝播する経路の途中にローパスフィルタ(LPF)120を設け、外部に伝播するノイズを抑制していた。LPF120は、図8に一例を示すように、例えば半導体装置100内のVDD電源線103とVSS電源線104との間に接続される容量121で構成される。
[0005]
 また、ノイズ対策を有効に実施するために、集積回路から発生するノイズを、集積回路の回路設計又はレイアウト設計の段階で評価できるようにするシミュレーション方法が提案されている(例えば、特許文献2参照。)。
[0006]
特許文献1 : 特開平8-102525号公報
特許文献2 : 特開平11-120214号公報

発明の開示

[0007]
 本発明は、半導体装置における基本動作周波数の整数倍の高調波のノイズを抑制することを目的とする。
[0008]
 本発明の半導体装置は、クロックに同期して動作する回路を含む内部回路と、内部回路に電源を供給する電源線と、クロックに同期して電源線を流れる電流量を調整する電流量調整部とを有し、電流量調整部は、クロックの立ち上がりエッジに流れる電流量及び立ち下がりエッジに流れる電流量を調整することを特徴とする。
[0009]
 本発明によれば、クロックの立ち上がりエッジに電源線を流れる電流による消費電荷量と立ち下がりエッジに電源線を流れる電流による消費電荷量との比を調整し、電源線に発生するノイズを抑制することができる。

図面の簡単な説明

[0010]
[図1] 図1は、本発明の一実施形態による半導体装置の構成例を示す図である。
[図2] 図2は、半導体装置の電源線に流れる電流量とクロックとの関係を示す図である。
[図3] 図3は、高調波ノイズ量と電流波形面積比との関係を示す図である。
[図4] 図4は、本実施形態における半導体装置の具体的な構成例を示す図である。
[図5] 図5は、図4に示した半導体装置に係る電流量調整処理を示すフローチャートである。
[図6] 図6は、本実施形態における半導体装置の他の具体的な構成例を示す図である。
[図7] 図7は、図6に示した半導体装置に係る電流量調整処理を示すフローチャートである。
[図8] 図8は、従来の半導体装置におけるノイズ低減技術を示す図である。

発明を実施するための最良の形態

[0011]
 以下、本発明の実施形態を図面に基づいて説明する。
[0012]
 図1は、本発明の一実施形態による半導体装置の構成例を示す図である。
 図1において、内部回路10は、クロックに同期して動作する回路を含む内部回路であり、半導体装置の基本動作クロック(以下、単に「クロック」と称す。)CLKが入力されるバッファ11で模式的に図示している。内部回路10は、電源電位VDDを供給するためのVDD電源線4及び基準電位VSSを供給するためのVSS電源線5が接続されている。
[0013]
 ローパスフィルタ(LPF)20は、電源線4、5を伝播するノイズを抑制するための回路である。LPF20は、例えばVDD電源線4とVSS電源線5との間に接続される容量21で構成される。なお、本実施形態は、LPF20の有無及び構成に限定されない。
[0014]
 電流量調整部30は、クロックCLK及び電流判定部50からの制御信号が入力され、半導体装置内のVDD電源線4及びVSS電源線5に流れる電流量を調整する。具体的には、電流量調整部30は、電流判定部50からの制御信号に応じて、クロックCLKに同期して、クロックの立ち上がりにVDD電源線4及びVSS電源線5に流れる電流量(以下、クロックの立ち上がりに流れる電流量と称す。)と立ち下がりにVDD電源線4及びVSS電源線5に流れる電流量(以下、クロックの立ち下がりに流れる電流量と称す。)を個別に調整する。
[0015]
 電流観測部40は、電源線4、5に流れる電流量を観測する。
 電流判定部50は、電流観測部40による電流量の観測結果に基づいて、電源線4、5を流れる電流量が適切であるか否かを判定する。電流判定部50は、クロックの立ち上がりに流れる電流量と立ち下がりに流れる電流量との関係が適切であるか否かを比較判定し、その判定結果に応じた制御信号を電流量調整部30に出力する。
[0016]
 ここで、半導体装置内の内部回路10においては、図2に一例を示すようにクロックCLKの立ち上がりエッジと立ち下がりエッジに同期してパルス状の電流が流れる。この電流波形によって、ノイズの性質及びノイズ量が決まる。
[0017]
 図2は、半導体装置の電源線4、5に流れる電流量とクロックCLKとの関係を示す図である。図2に示すように、クロックCLKは周期tc〔s〕(周波数fc〔Hz〕)とし、クロックCLKの立ち上がり時の電流波形面積をSrとし、クロックCLKの立ち下がり時の電流波形面積をSfとする。電流波形面積Sr、Sfは、それぞれクロックCLKのエッジにおいて内部回路10等により消費される電荷量に相当する。
[0018]
 図3は、電流波形面積Sr、Sfを変化させた場合の発生するノイズ量を示している。図3において、縦軸はノイズ量〔dBμA〕であり、横軸は電流波形面積Srを一定として電流波形面積Sfを変化させたときの電流波形面積比(Sf/Sr)である。
[0019]
 図3に示す線NSi(iは添え字であり、i=1、2、3、4、5、6)は、図2に示したような半導体装置の電源線4、5に流れる電流の電流波形をフーリエ解析し、基本動作周波数の整数倍の高調波成分のピーク値をプロットして得られるものである。線NSiは、基本動作周波数のi倍高調波のノイズ量を示している。
[0020]
 図3から分かるように、基本動作周波数の奇数倍高調波については極小点が存在する。極小点に対応する電流波形面積比(Sf/Sr)となるように電源線に流れる電流量を調整すれば、基本動作周波数の奇数倍高調波のみノイズ量を低減することができる。
[0021]
 そこで、本実施形態では、電流観測部40が電源線4、5に流れる電流量を観測し、その観測結果に基づいて、電流判定部50が奇数倍高調波の極小点に対応する電流波形面積比(Sf/Sr)であるか否かを判定する。そして、電流判定部50での判定結果に応じた制御信号に従って、電流量調整部30がクロックCLKの立ち上がりに流れる電流量及び立ち下がりに流れる電流量を、極小点に対応する電流波形面積比(Sf/Sr)とするように調整する。これにより、基本動作周波数の奇数倍高調波のノイズを抑制することができる。
[0022]
 図4は、本実施形態における半導体装置の具体的な構成例を示す図である。この図4において、図1に示したブロック等と同一の機能を有するブロック等には同一の符号を付し、重複する説明は省略する。
[0023]
 半導体装置1は、内部回路10、LPF20、及び電流量調整部30を有する。半導体装置1内のVDD電源線4は、VDD端子2を介して外部のVDD電源線6と電気的に接続されている。同様に、半導体装置1内のVSS電源線5は、VSS端子3を介して外部のVSS電源線7と電気的に接続されている。
[0024]
 電流観測部40は、外部のVDD電源線6に直列接続された抵抗41と、抵抗41の両端の電圧を測定するオシロスコープ42を有する。オシロスコープ42は、半導体装置1のクロックCLKが供給され、クロックCLKと同期して動作させる。電流判定部50は、オシロスコープ42により得られる波形を基に、電流波形面積比(Sf/Sr)が適切であるか否かを判定する。
[0025]
 なお、図4においては、オシロスコープ42に対して半導体装置1の内部からクロックCLKを供給するようにしているが、クロックCLKに相当する半導体装置1に外部から供給されるクロックを供給するようにしても良い。しかし、一般には半導体装置1内部にてクロックの分配等が行われるので、位相のずれ等を防止するために半導体装置1の内部からクロックCLKを供給することが望ましい。
[0026]
 電流調整部30は、第1の可変容量回路(第1の負荷回路)31、第2の可変容量回路(第2の負荷回路)32、レジスタ33、ヒューズ回路(記憶回路)34、マルチプレクサ(選択回路)35、及びバッファ36を有する。
[0027]
 バッファ36には、クロックCLKが入力される。バッファ36は、VDD電源線4により電源電位VDDが供給され、VSS電源線5により基準電位VSSが供給される。
[0028]
 第1の可変容量回路31は、容量値を制御可能な容量回路であり、VDD電源線4とバッファ36の出力信号線(クロックが伝播されるクロック信号線)L1との間に接続される。第1の可変容量回路31は、クロックCLKがハイレベルからローレベルに遷移したとき、すなわち立ち下がり時に作用する。第1の可変容量回路31の容量値を増加させると、クロックCLKの立ち下がりに流れる電流量(電流波形面積Sf)が増大する。
[0029]
 第1の可変容量回路31は、例えば複数の容量素子CAp(pは添え字であり、自然数)とスイッチトランジスタTApで構成される。容量素子CApは、第1電極が出力信号線L1に接続され、第2電極がスイッチトランジスタTApを介してVDD電源線4に接続される。スイッチトランジスタTApのゲートにはマルチプレクサ35の出力が供給され、その出力に応じて独立してオン/オフ制御される。したがって、例えば複数の容量素子CApの容量値を2 (p-1)Cとすることで、容量値Cの任意の整数倍に第1の可変容量回路31の容量値を制御することができる。
[0030]
 第2の可変容量回路32は、容量値を制御可能な容量回路であり、バッファ36の出力信号線(クロック信号線)L1とVSS電源線5との間に接続される。第2の可変容量回路32は、クロックCLKがローレベルからハイレベルに遷移したとき、すなわち立ち上がり時に作用する。第2の可変容量回路32の容量値を増加させると、クロックCLKの立ち上がりに流れる電流量(電流波形面積Sr)が増大する。
[0031]
 第2の可変容量回路32は、例えば複数の容量素子CBq(qは添え字であり、自然数)とスイッチトランジスタTBqで構成される。容量素子CBqは、第1電極がVSS電源線5に接続され、第2電極がスイッチトランジスタTBqを介して出力信号線L1に接続される。スイッチトランジスタTBqのゲートにはマルチプレクサ35の出力が供給され、その出力に応じて独立してオン/オフ制御される。したがって、例えば複数の容量素子CBqの容量値を2 (q-1)Cとすることで、容量値Cの任意の整数倍に第2の可変容量回路32の容量値を制御することができる。
[0032]
 なお、第1の可変容量回路31及び第2の可変容量回路32の構成は、これに限定されるものではなく、バラクタ素子を用いて構成するようにしても良い。また、設計段階において、電流波形面積比(Sf/Sr)を極小点近傍とする容量値が決定できる場合には、可変容量回路にかえて容量値が固定の容量を設けるようにしても良い。
[0033]
 レジスタ33は、電流判定部50からの制御信号が供給され、第1の可変容量回路31及び第2の可変容量回路32の容量値(負荷)を制御するための制御コード(設定値)が書き込まれる。レジスタ33に書き込まれた制御コードに応じて、スイッチトランジスタTAp、TBqがオン/オフ制御され、第1の可変容量回路31及び第2の可変容量回路32の容量値が制御される。
[0034]
 なお、後述するようにして、第1の可変容量回路31及び第2の可変容量回路32の容量値を制御するための制御コード(設定値)が決定された場合には、決定した制御コードをヒューズ回路34により記憶しておき、マルチプレクサ35によってヒューズ回路34からの制御コードに応じてスイッチトランジスタTAp、TBqをオン/オフ制御するようにしても良い。
[0035]
 また、図4に示した半導体装置においては、電流調整部30内にレジスタ33、ヒューズ回路34、及びマルチプレクサ35を設けて、マルチプレクサ35がレジスタ33又はヒューズ回路34からの制御コードに応じた出力を選択的に行うようにしているが、本発明はこれに限定されるものではない。例えば、ヒューズ回路34及びマルチプレクサ35を設けずにレジスタ33のみを設けて、レジスタ33が書き込まれた制御コードに応じてスイッチトランジスタTAp、TBqをオン/オフ制御するようにしても良い。
[0036]
 図4に示した半導体装置に係る電流量調整処理について、図5を参照して説明する。
 まず、電流観測部40が、オシロスコープ42によりVDD電源線6に直列接続された抵抗41の両端の電圧を測定することにより電流波形を取得する(S11)。
[0037]
 次に、電流判定部50が、電流観測部40で取得された電流波形に基づいて、クロックの立ち上がりにおける電流波形面積Sr及びクロックの立ち下がりにおける電流波形面積Sfに相当する値を求める(S12)。そして、電流判定部50が、求めた電流波形面積SrとSfとを比較する(S13)。
[0038]
 比較の結果、電流波形面積Sfが電流波形面積Srよりも小さい場合には、電流判定部50は、電流波形面積Sfを増加させるように、すなわち第1の可変容量回路31の容量値を増加させるように設定値(制御コード)をレジスタ33に書き込む(S14)。一方、電流波形面積Sfが電流波形面積Srよりも大きい場合には、電流判定部50は、電流波形面積Srを増加させるように、すなわち第2の可変容量回路32の容量値を増加させるように設定値(制御コード)をレジスタ33に書き込む(S15)。
[0039]
 上述したステップS11~S15の処理を繰り返し行い、電流波形面積比(Sf/Sr)が1となるように制御する。これにより、電流波形面積比(Sf/Sr)が、図3に示した基本動作周波数の奇数倍高調波の極小点に対応する電流波形面積比(Sf/Sr)となり、奇数倍高調波のノイズが発生することを抑制することができる。
 なお、最終的な電流波形面積比(Sf/Sr)は1でなくともよく、極小点近傍(例えば電流波形面積比(Sf/Sr)が1±0.03の範囲内程度が望ましい)であっても良い。
[0040]
 また、上述した説明では、電流波形面積Sfが電流波形面積Srよりも小さいとき、第1の可変容量回路31の容量値を増加させるように制御しているが、第2の可変容量回路32の容量値を減少させることが可能な状態である場合には、第2の可変容量回路32の容量値を減少させて電流波形面積Srを減少させるように制御しても良い。同様に、電流波形面積Sfが電流波形面積Srよりも大きいとき、第1の可変容量回路31の容量値を減少させることが可能な状態である場合には、第1の可変容量回路31の容量値を減少させて電流波形面積Sfを減少させるように制御しても良い。
[0041]
 図6は、本実施形態における半導体装置の他の具体的な構成例を示す図である。この図6において、図1及び図4に示したブロック等と同一の機能を有するブロック等には同一の符号を付し、重複する説明は省略する。
[0042]
 図6に示す構成と図4に示す構成とは、電流観測部40の構成が異なる。図6においては、電流観測部40は、VDD電源線6を流れる電流によって発生する磁界を検出する磁界プローブ46及びスペクトラムアナライザ47を有する。ここで、一般的なスペクトラムアナライザ47では、位相情報を取得できないため、クロックの立ち上がりにおける電流量とクロックの立ち下がりにおける電流量とを判別することはできない。そこで、図6に示した構成においては、図7に示す制御フローに従って、半導体装置に係る電流量調整を行う。
[0043]
 図7は、図6に示した半導体装置に係る電流量調整処理を示すフローチャートである。
 まず、電流観測部40が、スペクトラムアナライザ47によりVDD電源線6の磁界変化を検出し、流れる電流に基づくスペクトラム波形を取得する(S21)。次に、電流判定部50は、第2の可変容量回路32の容量値を増加させるように設定値(制御コード)をレジスタ33に書き込む(S22)。これにより、電流波形面積Srが増加する。
[0044]
 続いて、電流観測部40が、再びVDD電源線6を流れる電流に基づくスペクトラム波形を取得する(S23)。そして、電流判定部50は、ステップS21、S23において電流観測部40で取得されたスペクトラム波形を解析して基本波成分を比較し、基本波成分が増加しているか否かを判定する(S24)。なお、図7においては、基本波成分を比較するようにしているが、奇数倍高調波であっても良い。
[0045]
 判定の結果、基本波成分が増加している場合には、電流判定部50は、第1の可変容量回路31の容量値を増加させるように設定値(制御コード)をレジスタ33に書き込む(S25)。一方、基本波成分が減少している場合には、電流判定部50は、第2の可変容量回路32の容量値を増加させるように設定値(制御コード)をレジスタ33に書き込む(S26)。
[0046]
 上述したステップS21~S26の処理を繰り返し行い、図3に示した基本動作周波数の奇数倍高調波の極小点に向かって電流波形面積比(Sf/Sr)を変化させるように制御することで、奇数倍高調波のノイズが発生することを抑制することができる。
[0047]
 なお、基本波成分が増加したとき、第2の可変容量回路32の容量値を減少させることが可能な状態である場合には、第2の可変容量回路32の容量値を減少させるように制御しても良い。同様に、基本波成分が減少したとき、第1の可変容量回路31の容量値を減少させることが可能な状態である場合には、第1の可変容量回路31の容量値を減少させるように制御しても良い。
[0048]
 また、上述した実施形態では、電流量調整部30は、VDD電源線4と出力信号線L1との間に接続される可変容量回路31と、出力信号線L1とVSS電源線5との間に接続される可変容量回路32との2つの可変容量回路を備えるようにしているが、本発明はこれに限定されるものではない。
[0049]
 例えば、クロックCLKの立ち下がりに流れる電流量(電流波形面積Sf)が立ち上がりに流れる電流量(電流波形面積Sr)よりも小さくなるように設計し、第1の可変容量回路31だけを設けるようにしても良い。また、例えば、逆にクロックCLKの立ち下がりに流れる電流量(電流波形面積Sf)が立ち上がりに流れる電流量(電流波形面積Sr)よりも大きくなるように設計し、第2の可変容量回路32だけを設けるようにしても良い。
[0050]
 なお、半導体装置が複数のクロックドメインを有する場合には、クロックドメイン毎に本発明を適用することが可能である。すなわち、あるクロックドメインにおいては電流量調整部30を設けて電流量の調整を行い、他のクロックドメインにおいては電流量の調整を行わないようにしても良い。
[0051]
 また、図4及び図6に示した構成においては、半導体装置1の外部に電流観測部40及び電流判定部50を設けているが、半導体装置1の内部に電流観測部40及び電流判定部50を設けるようにしても良く、また、電流観測部40及び電流判定部50の一方だけを半導体装置1の内部に設けるようにしても良い。
[0052]
 また、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

産業上の利用可能性

[0053]
 本発明によれば、基本動作周波数の奇数倍高調波の極小点に対応する電流波形面積比となるように、クロックの立ち上がりにおける電流量及び立ち下がりにおける電流量を調整することにより、基本動作周波数の奇数倍高調波のノイズを抑制することができる。

請求の範囲

[1]
 クロックに同期して動作する回路を含む内部回路と、
 前記内部回路に電源を供給する電源線と、
 前記クロックに同期して、前記クロックの立ち上がりエッジに前記電源線を流れる第1の電流の量及び前記クロックの立ち下がりエッジに前記電源線を流れる第2の電流の量を調整する電流量調整部とを備えることを特徴とする半導体装置。
[2]
 前記電流量調整部は、前記第1の電流による消費電荷量と前記第2の電流による消費電荷量とが等しくなるよう、前記第1の電流の量と前記第2の電流の量とを調整することを特徴とする請求項1記載の半導体装置。
[3]
 前記電流量調整部は、前記電源線のうち電源電位を供給する第1の電源線と前記クロックが伝播される信号線との間に接続される第1の負荷回路、及び前記電源線のうち基準電位を供給する第2の電源線と前記クロックが伝播される前記信号線との間に接続される第2の負荷回路の少なくとも一方を有することを特徴とする請求項1又は2記載の半導体装置。
[4]
 前記第1及び第2の負荷回路は、負荷が可変であることを特徴とする請求項3記載の半導体装置。
[5]
 前記第1及び第2の負荷回路は、容量値を変更可能な可変容量回路であることを特徴とする請求項3又は4記載の半導体装置。
[6]
 前記可変容量回路は、複数の容量素子と各容量素子に対応するスイッチング素子との組が、前記電源線と前記クロックが伝播される前記信号線との間に並列接続されていることを特徴とする請求項5記載の半導体装置。
[7]
 前記電流量調整部は、前記第1及び第2の負荷回路を制御する制御レジスタを有し、
 前記制御レジスタに設定された設定値に応じて、前記第1及び第2の負荷回路による負荷の大きさが制御されることを特徴とする請求項3~6のいずれか1項に記載の半導体装置。
[8]
 前記電流量調整部は、
 固定値を記憶する記憶回路を有し、
 前記記憶回路から出力される前記固定値に応じて前記第1及び第2の負荷回路による負荷の大きさを制御する選択回路を有することを特徴とする請求項3~7のいずれか1項に記載の半導体装置。
[9]
 前記記憶回路は、ヒューズ回路であることを特徴とする請求項8記載の半導体装置。
[10]
 前記電源線を流れる電流量の観測結果に基づいて、前記第1の電流の量及び前記第2の電流の量を比較し、比較結果に応じた制御信号を前記電流量調整部に供給する電流判定部を備えることを特徴とする請求項1記載の半導体装置。
[11]
 前記電流判定部は、前記第1の電流による消費電荷量と前記第2の電流による消費電荷量との大小を判定することを特徴とする請求項10記載の半導体装置。
[12]
 前記電流判定部は、前記電流量調整部による電流量の調整前後で、前記クロックの周波数の(2n-1)倍(nは任意の自然数)の周波数成分が増加したか否かを判定することを特徴とする請求項10又は11記載の半導体装置。
[13]
 前記電源線を流れる電流量を観測し、観測結果を前記電流判定部に出力する電流観測部を備えることを特徴とする請求項10~12のいずれか1項に記載の半導体装置。
[14]
 前記電流観測部は、前記電源線に直列接続された電流検出抵抗の両端の電圧を、前記クロックに同期して測定する電圧測定部であることを特徴とする請求項13記載の半導体装置。
[15]
 前記電流観測部は、前記電源線に流れる電流の量を、当該電流による磁界に基づいて観測するスペクトラム検出部であることを特徴とする請求項13記載の半導体装置。
[16]
 前記半導体装置は、複数のクロックドメインをもち、少なくとも1つのクロックドメインに前記電流量調整部を備えることを特徴とする請求項1~15のいずれか1項に記載の半導体装置。
[17]
 前記複数のクロックドメイン毎に前記第1の電流の量及び前記第2の電流の量が調整可能であることを特徴とする請求項16記載の半導体装置。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]