WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2008126270) 半導体集積回路
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2008/126270    国際出願番号:    PCT/JP2007/057158
国際公開日: 23.10.2008 国際出願日: 30.03.2007
IPC:
H01L 21/822 (2006.01), H01L 21/82 (2006.01), H01L 21/8238 (2006.01), H01L 27/04 (2006.01), H01L 27/092 (2006.01)
出願人: FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588 (JP) (米国を除く全ての指定国).
KATAKURA, Hiroshi [JP/JP]; (JP) (米国のみ)
発明者: KATAKURA, Hiroshi; (JP)
代理人: ITOH, Tadahiko; 32nd Floor, Yebisu Garden Place Tower, 20-3, Ebisu 4-chome, Shibuya-ku, Tokyo 1506032 (JP)
優先権情報:
発明の名称: (EN) SEMICONDUCTOR INTEGRATED CIRCUIT
(FR) CIRCUIT INTÉGRÉ SEMI-CONDUCTEUR
(JA) 半導体集積回路
要約: front page image
(EN)A semiconductor integrated circuit composed of logical cells including transistors and wirings has a structure in which the layout of the transistors and wirings along a second direction perpendicular to a first direction along the array of the source, gate, and drain of each transistor is designed with a reference of the pitch of the wiring, and the layout of the transistors along the first direction is designed with a reference of the bulk pitch larger by a predetermined ratio than the pitch of the wirings.
(FR)L'invention concerne un circuit intégré semi-conducteur composé de cellules logiques comprenant des transistors et des câblages, lequel comporte une structure dans laquelle la disposition des transistors et des câblages le long d'une seconde direction perpendiculaire à une première direction le long de l'ensemble de la source, de la grille et du drain de chaque transistor est conçue avec une référence du pas du câblage, et la disposition des transistors le long de la première direction est conçue avec une référence du pas grossier supérieur d'un rapport prédéterminé au pas des câblages.
(JA) トランジスタおよび配線によって論理セルによって構成される半導体集積回路であって、トランジスタのソース、ゲートおよびドレインの配列に沿う第1の方向に直交する第2の方向に沿うトランジスタおよび配線のレイアウトは配線のピッチを基準として行い、前記第1の方向に沿うトランジスタのレイアウトは配線のピッチより所定の割合で大きいバルクピッチを基準として行う構成を有する。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)