国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2008126264) 半導体集積回路装置
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2008/126264 国際出願番号: PCT/JP2007/057152
国際公開日: 23.10.2008 国際出願日: 30.03.2007
IPC:
H01L 21/8238 (2006.01) ,H01L 27/08 (2006.01) ,H01L 27/092 (2006.01) ,H01L 29/78 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
822
基板がシリコン技術を用いる半導体であるもの
8232
電界効果技術
8234
MIS技術
8238
相補型電界効果トランジスタ,例.CMOS
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
08
1種類の半導体構成部品だけを含むもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
08
1種類の半導体構成部品だけを含むもの
085
電界効果構成部品のみを含むもの
088
構成部品が絶縁ゲートを有する電界効果トランジスタであるもの
092
相補型MIS電界効果トランジスタ
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
出願人:
富士通マイクロエレクトロニクス株式会社 FUJITSU MICROELECTRONICS LIMITED [JP/JP]; 〒1630722 東京都新宿区西新宿二丁目7番1号 Tokyo 7-1, Nishi-Shinjuku 2-chome, Shinjuku-ku Tokyo 1630722, JP (AllExceptUS)
中井 聡 NAKAI, Satoshi [JP/JP]; JP (UsOnly)
須賀 真人 SUGA, Masato [JP/JP]; JP (UsOnly)
小倉 寿典 OGURA, Jusuke [JP/JP]; JP (UsOnly)
発明者:
中井 聡 NAKAI, Satoshi; JP
須賀 真人 SUGA, Masato; JP
小倉 寿典 OGURA, Jusuke; JP
代理人:
伊東 忠彦 ITOH, Tadahiko; 〒1506032 東京都渋谷区恵比寿4丁目20番3号 恵比寿ガーデンプレイスタワー32階 Tokyo 32nd Floor, Yebisu Garden Place Tower 20-3, Ebisu 4-chome, Shibuya-ku Tokyo 1506032, JP
優先権情報:
発明の名称: (EN) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
(FR) DISPOSITIF DE CIRCUIT INTÉGRÉ SEMI-CONDUCTEUR
(JA) 半導体集積回路装置
要約:
(EN) A semiconductor integrated circuit device includes a semiconductor substrate and a plurality of semiconductor elements formed on the semiconductor substrate. Each of the semiconductor elements includes an n-channel MOS transistor and a p-channel MOS transistor. The n-channel MOS transistor is covered with a tensile stress film while the p-channel MOS transistor is covered with a compressive stress film. On the semiconductor substrate surface is formed a dummy region having an entire surface formed by the tensile stress film or the compressive stress film.
(FR) L'invention concerne un dispositif de circuit intégré semi-conducteur qui comprend un substrat semi-conducteur et plusieurs éléments semi-conducteurs formés sur le substrat semi-conducteur. Chacun des éléments semi-conducteurs comprend un transistor métalloxyde semi-conducteur (MOS) à canal n et un transistor MOS à canal p. Le transistor MOS à canal n est recouvert par un film de contrainte en traction tandis que le transistor MOS à canal p est recouvert d'un film de contrainte de compression. Sur la surface de substrat semi-conducteur est formée une région muette ayant une surface entière formée par le film de contrainte en traction ou le film de contrainte en compression.
(JA)  半導体集積回路装置は半導体基板と、前記半導体基板上に形成された複数の半導体素子とよりなり、前記複数の半導体素子は、nチャネルMOSトランジスタとpチャネルMOSトランジスタを含み、前記nチャネルMOSトランジスタは引張り応力膜により覆われ、前記pチャネルMOSトランジスタは圧縮応力膜により覆われ、前記半導体基板表面には、その全面が前記引張り応力膜および前記圧縮応力膜のいずれかよりなるダミー領域が形成されている。
front page image
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
CN101641778JP5299268