国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2008126223) デジタル位相同期回路およびデジタル位相同期回路の制御方法
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2008/126223 国際出願番号: PCT/JP2007/056855
国際公開日: 23.10.2008 国際出願日: 29.03.2007
IPC:
H03L 7/10 (2006.01)
H 電気
03
基本電子回路
L
電子的振動またはパルス発生器の自動制御,起動,同期または安定化
7
周波数または位相の自動制御;同期
06
周波数または位相ロックループに加えられる基準信号を用いるもの
08
位相ロックループの細部
10
初期同期を確実にするためのもの,またはキャプチャーレンジを広くするためのもの
出願人:
富士通株式会社 FUJITSU LIMITED [JP/JP]; 〒2118588 神奈川県川崎市中原区上小田中4丁目1番1号 Kanagawa 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588, JP (AllExceptUS)
中牟田 浩志 NAKAMUTA, Koji [JP/JP]; JP (UsOnly)
古山 義人 KOYAMA, Yoshito [JP/JP]; JP (UsOnly)
発明者:
中牟田 浩志 NAKAMUTA, Koji; JP
古山 義人 KOYAMA, Yoshito; JP
代理人:
松倉 秀実 MATSUKURA, Hidemi; 〒1030004 東京都中央区東日本橋3丁目4番10号 アクロポリス21ビル6階 Tokyo Acropolis 21 Building 6th floor, 4-10, Higashi Nihonbashi 3-chome, Chuo-ku, Tokyo 1030004, JP
優先権情報:
発明の名称: (EN) DIGITAL PHASE SYNCHRONIZING CIRCUIT AND DIGITAL PHASE SYNCHRONIZING CIRCUIT CONTROL METHOD
(FR) CIRCUIT DE SYNCHRONISATION DE PHASE NUMÉRIQUE ET PROCÉDÉ DE COMMANDE D'UN CIRCUIT DE SYNCHRONISATION DE PHASE NUMÉRIQUE
(JA) デジタル位相同期回路およびデジタル位相同期回路の制御方法
要約:
(EN) A digital phase synchronizing circuit (1) comprises an oscillator (42) that oscillates a frequency controlled output signal; a phase comparator part (2) that compares the phase of an externally inputted reference signal with the phase of a feedback signal obtained by looping an output signal; and an oscillator control part (3) that executes, based on a comparison result of the phase comparator part (2), a pull-in process for controlling the frequency of the output signal such that the phase difference between the feedback signal and the reference signal is constant. The oscillator control part (3) executes a frequency synchronization for controlling the output signal such that the frequency of the feedback signal gets closer to the frequency of the reference signal before starting the pull-in process.
(FR) Un circuit (1) de synchronisation de phase numérique comprend un oscillateur (42) qui fait osciller un signal de sortie commandé en fréquence ; une partie de comparateur de phase (2) qui compare la phase d'un signal de référence mis en entrée de façon externe avec la phase d'un signal de rétroaction obtenu par bouclage d'un signal de sortie ; et une partie de commande d'oscillateur (3) qui exécute, sur la base d'un résultat de comparaison de la partie de comparateur de phase (2), un procédé d'accrochage pour commander la fréquence du signal de sortie de telle sorte que la différence de phase entre le signal de rétroaction et le signal de référence est constante. La partie de commande d'oscillateur (3) exécute une synchronisation de fréquence pour commander le signal de sortie de telle sorte que la fréquence du signal de rétroaction devient plus proche de la fréquence du signal de référence avant le démarrage du procédé d'accrochage.
(JA)  周波数制御された出力信号を発振する発振器42と、外部より入力されるリファレンス信号の位相と出力信号がループされたフィードバック信号の位相とを比較する位相比較部2と、位相比較部2による比較の結果に基づいて、フィードバック信号とリファレンス信号との位相差が一定となるように出力信号の周波数を制御する引き込み処理を実行する発振器制御部3と、を備え、発振器制御部3は、引き込み処理の開始前に、フィードバック信号の周波数がリファレンス信号の周波数に近づくように出力信号を制御する周波数同期処理を実行する、デジタル位相同期回路1。
front page image
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)