国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2008123361) 再構成可能なSIMD型プロセッサ及びその命令実行制御の方法
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2008/123361 国際出願番号: PCT/JP2008/055885
国際公開日: 16.10.2008 国際出願日: 27.03.2008
IPC:
G06F 9/38 (2006.01) ,G06F 15/80 (2006.01)
G 物理学
06
計算;計数
F
電気的デジタルデータ処理
9
プログラム制御のための装置,例.制御装置
06
プログラム記憶方式を用いるもの,すなわちプログラムを受取りそして保持するために処理装置の内部記憶装置を用いるもの
30
機械語命令を実行するための装置,例.命令デコーダ
38
命令の同時実行,例.パイプライン,ルック・アヘッド
G 物理学
06
計算;計数
F
電気的デジタルデータ処理
15
デジタル計算機一般;データ処理装置一般
76
プログラム記憶式汎用計算機のアーキテクチャ
80
共通制御機構をもつ処理装置の配列からなるもの,例.単一命令複数データプロセッサ
出願人:
日本電気株式会社 NEC CORPORATION [JP/JP]; 〒1088001 東京都港区芝五丁目7番1号 Tokyo 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001, JP (AllExceptUS)
野本 祥平 NOMOTO, Shohei [JP/JP]; JP (UsOnly)
発明者:
野本 祥平 NOMOTO, Shohei; JP
代理人:
加藤 朝道 KATO, Asamichi; 〒2220033 神奈川県横浜市港北区新横浜3丁目20番12号加藤内外特許事務所 Kanagawa c/o A. Kato & Associates, 20-12 Shin-Yokohama 3-chome, Kohoku-ku, Yokohama-shi, Kanagawa 2220033, JP
優先権情報:
2007-08865629.03.2007JP
発明の名称: (EN) RECONFIGURABLE SIMD PROCESSOR AND ITS EXECUTION CONTROL METHOD
(FR) PROCESSEUR SIMD RECONFIGURABLE ET SON PROCÉDÉ DE CONTRÔLE D'EXÉCUTION
(JA) 再構成可能なSIMD型プロセッサ及びその命令実行制御の方法
要約:
(EN) It is possible to provide a reconfigurable SIMD processor which can flexibly cope with processing objects of different characteristics and improve the entire processor performance only by slightly increasing a circuit scale as compared to the conventional configuration. A reconfigurable SIMD processor method is also provided. A general-purpose register (GPR10) of a progressive element(PE-1) is initialized by the number of cycles required for a division. A general-purpose register (GPR11) is initialized by 1. A general-purpose register (GPR20) is initialized by a dividend. A general-purpose register (GPR21) is initialized by a divisor. The GPR11 is subtracted from the GPR10 by an adder/subtractor (Add/Sub-1). The number of cycles required for the division is counted. An adder/subtractor (Add/Sub-2) subtracts the GPR21 from the GPR20 until the count value reaches a predetermined value. The GPR20 is updated with a value obtained by left-shifting the subtraction result by 1 bit if the subtraction result is positive and left-shifting the GPR20 by 1 bit if the subtraction result is negative. MSB is removed from the GPR 22 and a bit string obtained by adding a reversed value of the MSB as the subtraction result to the LSB is used to update the GPR22.
(FR) L'invention concerne un processeur SIMD reconfigurable, capable de prendre en charge de manière souple des objets de traitement de caractéristiques différentes et d'améliorer la performance de l'ensemble du processeur, rien qu'en augmentant légèrement une échelle de circuit, comparativement à la configuration conventionnelle. L'invention concerne en outre un procédé de processeur SIMD reconfigurable. Un enregistreur polyvalent (GPR10) d'un élément progressif (PE-1) est initialisé par le nombre de cycles requis pour une division. Un enregistreur polyvalent (GPR11) est initialisé par 1. Un enregistreur polyvalent (GPR20) est initialisé par un dividende. Un enregistreur polyvalent GPR21) est initialisé par un diviseur. Le GPR11 est soustrait du GPR10 par un système additionneur/soustractif (Add/Sub-1). Le nombre de cycles requis pour la division est compté. Un système additionneur/soustractif (Add/Sub-2) soustrait le GPR21 du GPR20 jusqu'à ce que la valeur comptée atteigne une valeur prédéterminée. Le GPR20 est actualisé par une valeur obtenue par décalage à gauche du résultat de la soustraction par 1 bit, si le résultat de la soustraction est positif, et décalage à gauche du GPR20 par 1 bit si le résultat de la soustraction est négatif. MSB est éliminé de GPR2 et une séquence de bits obtenue par addition d'une valeur inversée du MSB, comme résultat de soustraction pour LSB est utilisée pour actualiser le GPR22.
(JA)  本発明は、従来構成に対して、僅かな回路規模の増加で、特性の異なる処理対象に柔軟に対応し、かつプロセッサ全体の性能が向上する再構成可能なSIMD型プロセッサ、および再構成可能なSIMD型プロセッサ方法を提供する。PE-1の各汎用レジスタのGPR10を除算に要するサイクル数で、GPR11を1で、GPR20を被除数で、GPR21を除数で初期化し、加減算器Add/Sub-1により、GPR10からGPR11を減算し、除算に要するサイクル数をカウントし、カウント値が規定値に達するまで、加減算器Add/Sub-2により、GPR20からGPR21を減算し、減算結果が正であった場合には、減算結果を、減算結果が負であった場合には、GPR20を1bit左シフトした値でGPR20を更新し、GPR22からMSBを取り除き、LSBに減算結果のMSBを反転した値を加えたビット列でGPR22を更新する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
EP2144158JP2008250471US20100174891