国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2008123352) 半導体装置
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2008/123352 国際出願番号: PCT/JP2008/055861
国際公開日: 16.10.2008 国際出願日: 27.03.2008
IPC:
H01L 21/336 (2006.01) ,H01L 29/78 (2006.01) ,H01L 29/786 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
786
薄膜トランジスタ
出願人:
日本電気株式会社 NEC CORPORATION [JP/JP]; 〒1088001 東京都港区芝五丁目7番1号 Tokyo 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001, JP (AllExceptUS)
田邊 顕人 TANABE, Akihito [JP/JP]; JP (UsOnly)
発明者:
田邊 顕人 TANABE, Akihito; JP
代理人:
高橋 勇 TAKAHASHI, Isamu; 〒1010031 東京都千代田区東神田1丁目10番7号 南日本ビル7階 Tokyo 7th Floor, Minaminihon Bldg. 10-7, Higashi Kanda 1-chome Chiyoda-ku, Tokyo 1010031, JP
優先権情報:
2007-08599228.03.2007JP
発明の名称: (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置
要約:
(EN) [PROBLEMS] To suppress short channel effects and obtain a high driving current by means of a semiconductor device having an MISFET wherein a material having high mobility and high dielectric constant, such as germanium, is used for a channel. [MEANS FOR SOLVING PROBLEMS] A p-type well is formed on a surface of a p-type silicon substrate. A silicon germanium layer having a dielectric constant higher than that of the p-type silicon substrate is formed to have a thickness of 30nm or less on the p-type well. Then, on the silicon germanium layer, a germanium layer having a dielectric constant higher than that of the silicon germanium layer isformed to have a thickness of 3-40nm by epitaxial growing. The germanium layer is permitted to be a channel region, and a gate insulating film, a gate electrode, a side wall insulating film, an n-type impurity diffusion region and a silicide layer are formed.
(FR) L'invention vise à supprimer des effets de canal court et obtenir un courant d'attaque élevé au moyen d'un dispositif semi-conducteur ayant un transistor à effet de champ métal isolant semi-conducteur (MISFET), dans lequel un matériau ayant une mobilité élevée et une constante diélectrique élevée, tel que le germanium, est utilisé pour un canal. A cet effet, un puits de type p est formé sur une surface d'un substrat de silicium de type p. Une couche de silicium-germanium ayant une constante diélectrique supérieure à celle du substrat de silicium de type p est formée pour avoir une épaisseur de 30 nm ou moins sur le puits de type p. Ensuite, sur la couche de silicium-germanium, une couche de germanium ayant une constante diélectrique supérieure à celle de la couche de silicium-germanium est formée pour avoir une épaisseur de 3-40 nm par croissance épitaxiale. La couche de germanium est autorisée à être une région de canal, et un film isolant de grille, une électrode de grille, un film isolant de paroi latérale, une région de diffusion d'impuretés de type n et une couche de siliciure sont formés.
(JA) 【課題】 ゲルマニウムのような高移動度・高誘電率の材料がチャネルに使用されているMISFETを有する半導体装置において、短チャネル効果が抑制され、高駆動電流が得られる半導体装置を提供する。 【解決手段】 p型のシリコン基板の表面にp型ウェルを形成する。その上に、p型シリコン基板より誘電率が高いシリコンゲルマニウム層を膜厚が30nm以下となるように形成する。更に、その上にシリコンゲルマニウム層より誘電率が高いゲルマニウム層をエピタキシャル成長により膜厚が3乃至40nmとなるように形成する。このゲルマニウム層をチャネル領域とし、ゲート絶縁膜、ゲート電極、側壁絶縁膜、n型不純物拡散領域及びシリサイド層を形成する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
JPWO2008123352US20100044781JP5396268