国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2008123088) 薄膜トランジスタおよびその製造方法ならびに表示装置
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2008/123088 国際出願番号: PCT/JP2008/055044
国際公開日: 16.10.2008 国際出願日: 19.03.2008
IPC:
H01L 29/786 (2006.01) ,H01L 21/336 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
786
薄膜トランジスタ
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
出願人:
ソニー株式会社 SONY CORPORATION [JP/JP]; 〒1080075 東京都港区港南1丁目7番1号 Tokyo 1-7-1 Konan, Minato-ku, Tokyo 1080075, JP (AllExceptUS)
中山 徹生 NAKAYAMA, Tetsuo [JP/JP]; JP (UsOnly)
荒井 俊明 ARAI, Toshiaki [JP/JP]; JP (UsOnly)
発明者:
中山 徹生 NAKAYAMA, Tetsuo; JP
荒井 俊明 ARAI, Toshiaki; JP
代理人:
岩▲崎▼ 幸邦 IWASAKI, Sachikuni; 〒1050001 東京都港区虎ノ門1丁目2番8号 虎ノ門琴平タワー 三好内外国特許事務所内 Tokyo c/o Miyoshi International Patent Office Toranomon Kotohira Tower 2-8, Toranomon 1-chome Minato-ku, Tokyo 1050001, JP
優先権情報:
2007-09802604.04.2007JP
発明の名称: (EN) THIN-FILM TRANSISTOR, ITS MANUFACTURING METHOD, AND DISPLAY
(FR) TRANSISTOR EN COUCHES MINCES, SON PROCÉDÉ DE FABRICATION ET DISPOSITIF D'AFFICHAGE
(JA) 薄膜トランジスタおよびその製造方法ならびに表示装置
要約:
(EN) A thin-film transistor in which a gate electrode (3), a gate insulating film (4), a channel layer (5), and source/drain layers (7, 8) are stacked in this order or in the reverse order from this on a substrate (2) is characterized in that impurities are contained in the source/drain layers (7, 8) while the impurities have a concentration gradient that becomes lower concentration toward the channel layer (5). The thin-film transistor capable of increasing an on/off ratio, its manufacturing method, and display are provided.
(FR) L'invention concerne un transistor en couches minces, dans lequel une électrode de grille (3), un film isolant de grille (4), une couche de canal (5) et des couches de source/drain (7, 8) sont empilés dans cet ordre ou dans l'ordre inverse de celui-ci sur un substrat (2), qui est caractérisé par le fait que des impuretés sont contenues dans les couches de source/drain (7, 8), tandis que les impuretés ont un gradient de concentration qui devient une concentration inférieure vers la couche de canal (5). L'invention concerne le transistor en couches minces capable d'augmenter un rapport marche/arrêt, son procédé de fabrication et un dispositif d'affichage.
(JA)  基板(2)上に、ゲート電極3と、ゲート絶縁膜(4)と、チャネル層(5)と、ソース・ドレイン層(7)、(8)とをこの順またはこれと逆の順に積層してなる薄膜トランジスタにおいて、ソース・ドレイン層(7)、(8)には、チャネル層(5)に向かって低濃度となるような濃度勾配を有して不純物が含有されていることを特徴とし、オン/オフ比を増大させることが可能な薄膜トランジスタおよびその製造方法ならびに表示装置である。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
KR1020090128315US20100044709CN101542742