国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2008123048) 電源装置
Document

明 細 書

発明の名称 電源装置

技術分野

0001  

背景技術

0002   0003   0004   0005   0006   0007  

発明の開示

発明が解決しようとする課題

0008   0009   0010  

課題を解決するための手段

0011   0012   0013   0014   0015   0016   0017  

発明の効果

0018   0019   0020   0021   0022   0023   0024   0025  

図面の簡単な説明

0026  

発明を実施するための最良の形態

0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071  

請求の範囲

1   2   3   4   5   6   7  

図面

1   2   3   4  

明 細 書

電源装置

技術分野

[0001]
 この発明は、電源装置に係る発明であり、特に、PAM制御を行う電源装置に関するものである。

背景技術

[0002]
 冷暖房を行う空気調和機(エアコン)では、冷暖房能力を調整するときに、コンプレッサの運転周波数を変更するものがある。このようなエアコンでは、インバータ制御によってコンプレッサを駆動するモータの回転数を制御している。
[0003]
 インバータ制御を行う電源装置には、PAM(Pulse Amplitude Modulation:パルス振幅変調)制御を行うものがある。PAM制御では、交流電圧を整流回路によって直流電圧に変換した後、昇圧回路によって所望の電圧に変換するようになっている。当該昇圧回路は、リアクトル素子、スイッチング素子、ダイオードおよびコンデンサ等から構成されている。
[0004]
 昇圧回路では、スイッチング素子のオン時間の比率(デューティ比)を制御する。これにより、前段の整流回路に入力される交流の入力電流の波形および電流値を制御することができ、直流電圧の制御と共に力率改善および高調波電流の低減が可能となっている。
[0005]
 なお、電源周波数の半周期に少なくとも2以上のPAMパルスを生成することにより(パルス数を増加することにより)、力率改善および高調波電流をさらに低減させることができる。当該PAM制御を、マルチパルスPAM制御と称する。
[0006]
 ここで、PAM制御を行う電源装置として、たとえば特許文献1が存在する。
[0007]
特許文献1 : 特開平10-337031号公報

発明の開示

発明が解決しようとする課題

[0008]
 前記マルチパルスPAM制御を行う電源装置において、PAM波形を出力する際に、PAM割込みパルスを生成させる。当該PAM割込みパルスが入力される度に、PAM波形の出力がONからOFFまたはOFFからONへの反転する。つまり、PAM割込みパルスが入力される度に、昇圧回路を構成するスイッチ素子のON,OFFが制御される。当該電源装置では、当該PAM割込みパルスの出力タイミングの算出に用いられる所定のパラメータが非同期に更新されていた。
[0009]
 したがって、たとえば、複数の連続したPAM割込みパルスを発生させている途中で、前記パラメータが更新されてしまうこともあった。このような事態の場合には、たとえばPAM波形のOFF期間が欠けてしまいPAM波形のON期間が非常に長くなってしまうこともあった。このようなPAM波形の欠けが生じると、これに起因して回路に異常電流が流れることもあった。
[0010]
 そこで、本発明は、PAM制御を行う電源装置において、PAM出力波形の欠け等を防止することができる電源装置を提供することを目的とする。

課題を解決するための手段

[0011]
 上記の目的を達成するために、本発明に係る請求項1に記載の電源装置は、交流電力を直流電力に変換し、前記直流電力を負荷(40)へ供給する電源装置であって、バッファと、制御部と、前記交流電力を整流する整流回路(10)と、直列に接続された第一のコンデンサ(2)および第二のコンデンサ(3)から構成されており、前記整流回路からの出力を平滑化して前記直流電力を出力する平滑回路(20)と、前記整流回路と、前記第一のコンデンサと前記第二のコンデンサとの間の接続点(N1)との間に配設される、スイッチ(SW)とを備えており、前記制御部は、前記整流回路に入力される前記交流電力のゼロクロス点を検出し、所定の前記ゼロクロス点検出前の何れかの段階で、事前に、前記交流電力の半周期内に少なくとも2以上のPAMパルスを有するPAM波形の生成の際に使用され、前記スイッチに入力するPAM割込みパルスの、発生タイミングの計算の際に使用する所定のパラメータ(ph1,ph2,tzwav)を算出し、算出した前記所定のパラメータを前記バッファに保持し、前記所定のゼロクロス点検出後、前記交流電力の所定の周期に渡って、前記バッファに保持している前記所定のパラメータを、前記PAM割込みパルスの発生のタイミングの計算において共通に使用する。
[0012]
 また、本発明に係る請求項2に記載の電源装置は、請求項1に記載の電源装置であって、前記制御部は、前記所定の周期経過前の何れかの段階で、事前に、前記所定のパラメータを再計算し、前記バッファに前記再計算後の所定のパラメータを保持し、前記所定の周期経過後に、前記再計算後の所定のパラメータを、前記PAM割込みパルスの発生のタイミングの計算において共通に使用する。
[0013]
 また、本発明に係る請求項3に記載の電源装置は、請求項2に記載の電源装置であって、前記所定の周期は、前記交流電力の1周期である。
[0014]
 また、本発明に係る請求項4に記載の電源装置は、請求項2に記載の電源装置であって、前記所定のパラメータは、前記交流電力の前記ゼロクロス点からのズレ量であり、前記PAM割込みパルスの発生のタイミングの基準となる、PAM割込みパルス位相制御値(ph1,ph2)である。
[0015]
 また、本発明に係る請求項5に記載の電源装置は、請求項2に記載の電源装置であって、前記所定のパラメータは、前記交流電力の前記所定のゼロクロス点と、前記所定のゼロクロス点の検出を示す所定のゼロクロス割込みパルスの発生タイミングとの間のズレ値(tzwav)である。
[0016]
 また、本発明に係る請求項6に記載の電源装置は、請求項2に記載の電源装置であって、前記所定のパラメータは、前記PAM波形のソフトスタートを規定する変数(tdss)である。
[0017]
 また、本発明に係る請求項7に記載の電源装置は、請求項6に記載の電源装置であって、前記制御部によるパルス波形の生成時またはPAM過電流検出後の条件下において、前記制御部は、前記ソフトスタート開始から終了まで、前記PAM波形のソフトスタートを規定する前記変数を計算し、前記交流電力の前記ゼロクロス点からのズレ量であり、前記PAM割込みパルスの発生のタイミングの基準となるPAM割込みパルス位相制御値(ph1,ph2)、前記交流電力の前記所定のゼロクロス点と、前記所定のゼロクロス点の検出を示す所定のゼロクロス割込みパルスの発生タイミングとの間のズレ値(tzwav)、および前記PAM波形のソフトスタートを規定する前記変数を用いて、前記PAM割込みパルスの発生のタイミングの計算を行う。

発明の効果

[0018]
 本発明の請求項1に記載の電源装置は、所定のゼロクロス点検出後、交流電力の所定の周期に渡って、バッファに保持している所定のパラメータを、PAM割込みパルスの発生のタイミングの計算において共通に使用する。
[0019]
 したがって、PAM波形の欠け等が発生することを防止できる。よって、当該PAM波形の欠け等に起因して電源装置に異常電流が流れることを防止できる。
[0020]
 また、本発明の請求項2に記載の電源装置では、所定の周期経過後に、再計算後の所定のパラメータを、PAM割込みパルスの発生のタイミングの計算において共通に使用する。
[0021]
 したがって、全く再計算・更新しない場合と比較して、第一のコンデンサの電圧と第二のコンデンサの電圧とのバランスが悪くなることを抑制できる。よって、結果として負荷の制御に不具合が生じることを抑制できる。
[0022]
 また、本発明の請求項3に記載の電源装置では、所定の周期は、交流電力の1周期である。したがって、負荷の制御に不具合が生じることも完全に防止できる。
[0023]
 また、本発明の請求項4乃至7に記載の電源装置では、所定のパラメータは、PAM割込みパルス位相制御値、または、所定のゼロクロス点と所定のゼロクロス割込みパルスの発生タイミングとの間のズレ値、または、PAM波形のソフトスタートを規定する変数である。
[0024]
 したがって、交流電力の所定の周期毎に、制御部が、当該所定のパラメータを更新・再計算することにより、常に、高調波電流の抑制効果を維持することができる。
[0025]
 この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。

図面の簡単な説明

[0026]
[図1] 電源装置の構成を示す回路図である。
[図2] PAM制御の様子を示す図である。
[図3] 本発明に係る電源装置の動作を説明するための図である。
[図4] PAMパルスのソフトスタート処理を説明するための図である。

発明を実施するための最良の形態

[0027]
 以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
[0028]
 <実施の形態>
 空気調和機(以下「エアコン」と言う)は、室内機と室外機とによって構成されている。そして、当該室内機と室外機とは、冷媒を循環させる冷媒配管を介して接続されている。
[0029]
 当該エアコンにおいて、コンプレッサモータの回転駆動によってコンプレッサが運転されると、冷媒配管内に冷媒が循環される。冷房モードでは、コンプレッサによって圧縮された冷媒が、熱交換器へ供給されることにより液化される。そして、この液化された冷媒が室内機の熱交換器で気化することにより、熱交換器を通過する空気を冷却する。これに対して、暖房モードでは、コンプレッサによって圧縮された冷媒が、室内機の熱交換器で凝縮されることにより放熱される。そして、この冷媒が放熱した熱で熱交換器を通過する空気を加熱する。
[0030]
 室外機には、図1に示す電源装置、および当該電源装置内に配設される制御部(図示せず)が設けられている。電源装置は、交流電源7をコンプレッサモータ40の駆動用の直流電力に変換する。また、制御部は、室外機の作動を制御すると共に、電源装置の作動を制御する。
[0031]
 図1に示すように、電源装置は、整流回路10、平滑回路20、インバータ回路30およびスイッチSWから構成されている。さらに、電源装置は、図1には図示されていない、バッファおよび制御部も備えている。電源装置は、交流電源7から供給される交流電力を、所定電圧の直流電力に変換する。そして、電源装置は、インバータ回路30を介して、当該直流電力をコンプレッサモータ(負荷と把握できる)40に対して出力(供給)する。
[0032]
 インバータ回路30は、スイッチング素子が設けられた一般的構成となっている。当該スイッチング素子がオン/オフ制御されることにより、インバータ回路30は、スイッチング動作に応じた直流電力をコンプレッサモータ40へ出力する。なお、当該出力電力(電圧)に応じた回転数で、コンプレッサモータ40は回転駆動する。
[0033]
 図2において、スイッチSWが複数回スイッチング動作を繰り返す。これにより、PAM波形が生成される(マルチパルスPAMと称する)。当該マルチパルスPAMは、交流電圧Vの半周期内に、少なくとも2以上のPAMパルスを有する。当該マルチパルスPAMを生成させることにより、整流回路10に流れる電流Iにおける高調波をより抑制することができる。
[0034]
 一方、整流回路10は、複数のダイオード1がブリッジ状に接続されることにより構成されている。当該整流回路10の入力部には、交流電源7が接続される。整流回路10は、交流電源7を整流するための回路である。また、整流回路10の出力部には、平滑回路20が接続されている。
[0035]
 平滑回路20は、直列接続されたコンデンサ(第一のコンデンサおよび第二のコンデンサと把握できる)2,3と、これらのコンデンサ2,3に並列接続されたコンデンサ(第三のコンデンサと把握できる)4によって構成されている。平滑回路20は、整流回路10から出力される脈流を平滑化し、直流電力を出力する。これにより、整流回路10および平滑回路20により、倍電圧両波整流回路を形成している。
[0036]
 なお、整流回路10と平滑回路20との間には、スイッチSWが配設されている。より具体的には、スイッチSWは、整流回路10と接続点N1との間に配設されている。接続点N1は、第一のコンデンサ2と第二のコンデンサ3との間に存する。当該スイッチSWは、制御部から出力される高周波の各割込みパルスによって、オン/オフ制御される。
[0037]
 一方、制御部には、入力電力検出手段が接続されている。制御部は、この入力電力検出手段によって、交流電源7からの交流電圧(入力電圧)と共に入力電圧の波形の位相信号を読み込む。そして、読み込んだ位相信号から交流電源電圧の波形がプラスからマイナス(マイナスからプラス)に切り換わる、ゼロクロス点を検出する。制御部は、このゼロクロス点に基づいて、PAM割込みパルスを出力するタイミングを計算する。
[0038]
 なお、電源装置は、図1には図示していないが、バッファも備えている。当該バッファは、PAM割込みパルス発生タイミングの計算の際に用いられるパラメータを保持する。
[0039]
 以下、図3に示すタイミングチャート用いて、本実施の形態に係る電源装置の動作(より具体的には、PAM割込みパルスの発生動作)について説明する。
[0040]
 ここで、図3の上段から下段にかけて、交流電力波形、第一のゼロクロス波形、第二のゼロクロス波形、PAM波形(スイッチSWのON/OFF波形とも把握できる)、およびPAM割込みパルスとゼロクロス割込みパルスが、描かれている。交流電力波形は、交流電源7から電源装置に入力される波形である。第一のゼロクロス波形は、ゼロクロス割込みパルスに対応してON/OFFが変化する波形である。第二のゼロクロス波形は、ゼロクロス点に対応してON/OFFが変化するス波形である。
[0041]
 まず、制御部は、整流回路10に入力される交流電力のゼロクロス点を検出する。次に、当該制御部は、当該ゼロクロス点の検出に同期して、ゼロクロス割込みパルスを発生させる。
[0042]
 ここで、実際の回路構成において、交流電力のゼロクロス点の検出に同期して、ゼロクロス割込みパルスを発生させたとする。しかしながら、実際のゼロクロス点とゼロクロス割込みパルスの出力との間にズレが生じる。そこで、図3に示すように、交流電力の所定のゼロクロス点と、当該所定のゼロクロス点の検出を示す所定のゼロクロス割込みパルスの発生タイミングとの間に、ズレを設ける。
[0043]
 具体的に、交流電力のプラスからマイナスの移行の際には、実際のゼロクロス点よりも時刻tzwavだけ早く、ゼロクロス割込みパルスを発生させる。他方、交流電力のマイナスからプラスの移行の際には、実際のゼロクロス点よりも時刻tzwavだけ遅れて、ゼロクロス割込みパルスを発生させる。これにより、実際のゼロクロス点とゼロクロス割込みパルスの出力とを、近似的に一致させることができる。ここで、当該時刻tzwavは、交流電力のゼロクロス点とゼロクロス点の検出を示す所定のゼロクロス割込みパルスの発生タイミングとの間のズレ値であると把握できる。
[0044]
 ゼロクロス割込みパルスの発生のタイミングは、整流回路10の入力電圧Viに応答するゼロクロス信号(ON-OFF信号)によって発出される。具体的には、ゼロクロス割込みパルスは、入力電圧Viが所定値より高いとON信号を出力し、所定値以下になるとOFF信号になる。つまり、ON信号の立下り位置をもって、入力電圧Viがゼロクロス点に向かって所定値以下に低下したことが検出される。上記時刻tzwavは、その立下り位置とゼロクロス点とのズレ値である。
[0045]
 さて次に、制御部は、所定のゼロクロス点検出前(換言すれば、所定のゼロクロス点の検出を示す所定のゼロクロス割込みパルスZp1の発生前)の何れかの段階で、事前に、所定のパラメータを求めておく。
[0046]
 ここで、当該所定のパラメータとして、上記時刻tzwav、後述するPAMパルス位相制御値ph1,ph2、後述する変数tdssがある。当該所定のパラメータは、PAM割込みパルスの発生タイミングの計算の際に使用される。ここで、当該PAM割込みパルスは、スイッチSWに入力されることにより、当該スイッチのスイッチング動作を制御する。つまり、当該PAM割込みパルスは、スイッチSWの複数回のスイッチング動作のために使用される(換言すれば、マルチパルスPAM波形の生成の際に使用される(マルチパルスPAM制御と称する))。
[0047]
 なお、PAM割込みパルスの発生タイミングの計算の際に使用されるパラメータとして、上記所定のパラメータの他に、他のパラメータもある。所定のパラメータは、制御部において、何れかの段階で、事前に再計算される。他方、他のパラメータは、PAM制御中に更新等されることは無く常に一定値である。
[0048]
 さて、制御部は、所定のゼロクロス割込みパルスZp1の発生前に求めた前記所定のパラメータを、バッファに保持する。ここで、当該バッファには、PAM制御の間再計算される所定のパラメータと、PAM制御の間更新等されない他のパラメータとが保持されている。
[0049]
 次に、所定のゼロクロス点検出後(換言すれば、所定のゼロクロス割込みパルスZp1入力後)、バッファに保持している所定のパラメータを用いて、複数のPAM割込みパルスの発生のタイミングを順次計算する。ここで、当該計算は、所定の周期(=交流電力の周期×正数)に渡って行われる。また、当該計算では、同じ所定のパラメータを使用する。
[0050]
 ここで、前記所定の周期があまりにも長いと、コンデンサ2,3の電圧バランスが悪くなり、結果としてコンプレッサモータ40の制御に不具合が生じる。したがって、所定の周期は、短いほど良い。したがって、最も好ましい前記所定の周期は、交流電力の1周期である。
[0051]
 次に、制御部は、前記で計算したタイミングで、各PAM割込みパルスを発生させる(図3参照)。ここで、図3に示すパラメータt_tw1~t_tw5が、上記他のパラメータである。また、図3の所定のゼロクロス割込みパルスZp1より前に発生しているPAM割込みパルスは、より以前に算出された所定のパラメータを用いて計算されたタイミングで生成されている。
[0052]
 さて、上記所定の周期が、交流電力の1周期tsaとして話を進める。
[0053]
 この場合、制御部は、所定のゼロクロス割込みパルスZp1から、交流電力の1周期後に発生するゼロクロス割込みパルスZp3までの間、PAM割込みパルスの発生タイミングを計算する。ここで、当該計算は、バッファに格納されている、所定のパラメータtzwav,ph1,ph2,tdssおよび他のパラメータt_tw1~t_tw5を用いて、実施される。そして、当該計算したPAM割込みパルス発生タイミングで、PAM割込みパルスを発生させる。
[0054]
 なお、制御部によるパルス波形の生成時またはPAM過電流検出後の条件下においては、ソフトスタート機能が必要となる。したがって、当該ソフトスタート処理を発生させるために、制御部は、ソフトスタート開始から終了まで、前記変数tdssを計算する。ここで、前記変数tdssは、PAM波形のソフトスタートを規定する変数である。そして、制御部は、上記位相制御値ph1,ph2、上記ズレ値tzwav、および前記計算された変数tdssを用いて、PAM割込みパルスの発生のタイミングの計算を行う。なお、ソフトスタート終了後には、変数tdssは0となる。
[0055]
 ここで、所定のゼロクロス割込みパルスZp1とゼロクロス割込みパルスZp3との間に、ゼロクロス割込みパルスZp2も発生している。しかし、当該ゼロクロス割込みパルスZp2は、PAM割込みパルスの発生タイミングの計算において寄与しない。
[0056]
 当該PAM割込みパルスが発生すると、これに同期してスイッチSWのスイッチング動作が制御される(当該スイッチング動作を波形で示したものが、図3のPAM波形である)。
[0057]
 ここで、所定のパラメータであるPAMパルス位相制御値ph1,ph2は、PAM波形の発生タイミングの基準となる時期を既定するものである。図3に示すように、ゼロクロス点からPAMパルス位相制御値ph1,ph2だけずれた時期を基準とした対称時期に、各PAMパルスを生成されている(換言すれば、PAMパルス位相制御値ph1,ph2の時期を基準とした対称時期に、PAM割込みパルスを生成されている)。このように、PAMパルス位相制御値ph1,ph2の時期を基準として対称となる時期に複数のPAMパルス発生させることにより、図2に示した電流Iの高調波電流をさらに低減できる。
[0058]
 また、PAMパルス位相制御値ph1は、第二のコンデンサ3に起因するパラメータであり、PAMパルス位相制御値ph2は、第一のコンデンサ2に起因するパラメータである。
[0059]
 たとえば、PAMパルス位相制御値ph1=変数phreq-変数ton_hosei+変数uplowhoseiと規定することができ、他方、PAMパルス位相制御値ph2=変数phreq+変数ton_hosei+変数uplowhoseiと規定することができる。
[0060]
 ここで、整流回路10の入力電流と該入力電流に対応する制御部の位相制御量とからなるデータが、複数設定されている。当該設定されているデータに基づき、入力電流検出部で検出した入力電流に応じた位相制御量を計算する。これにより、変数phreqの値を決めている。また、変数ton_hoseiは、コンデンサ2,3の電圧が等しくなるように、その値が制御される。具体的に、コンデンサ2の電圧とコンデンサ3の電圧との間に電圧差がある場合に、当該電圧差をゼロにするように(つまり、PI制御により)、phreqを変化させる。また、変数uplowhoseiは、コンデンサ2,3のチャージ量に基づいて、パルス信号の出力位相を補正するためのものである。当該補正は、位相差検出部が検出した位相のずれを無くすように、実施される。ここで、位相差検出部が検出した位相のずれは、パルス信号の出力位相と整流回路10の入力電流の波形を正弦波にするようなパルス信号の位相とのずれである。
[0061]
 さて、制御部は、ゼロクロス割込みパルスZp1からゼロクロス割込みパルスZp3までの間(所定のゼロクロス割込みパルスZp1から所定の周期経過前)の何れかの段階で、事前に、所定のパラメータを再計算する。そして、制御部は、当該再計算後の所定のパラメータをバッファに保持しておく。
[0062]
 次に、ゼロクロス割込みパルスZp3の経過後(所定の周期経過後)に、再計算後の所定のパラメータを、ゼロクロス割込みパルスZp3以降におけるPAM割込みパルスの発生のタイミングの計算において共通に使用する。
[0063]
 再計算後の所定のパラメータおよび他のパラメータを用いて計算されたPAM割込み発生タイミングに発生されたPAM割込みパルスを、図3においてゼロクロス割込みパルスZp3以降に図示している。
[0064]
 ここで、PAM制御において急激なDC電圧変動および過電流の発生を抑制するために、PAMパルス幅を徐々に広げるソフトスタート処理を施すことが望ましい。所定のパラメータである変数tdssは、PAM波形(PAMパルス)のソフトスタートを規定する変数である。図4は、ソフトスタート中およびソフトスタート終了後におけるPAM波形(PAMパルス)の様子を示す図である。
[0065]
 以上のように、本発明に係る電源装置では、制御部は、バッファに保持している所定のパラメータph1,ph2,tzwav,tdssを、PAM割込みパルスの発生のタイミングの計算において共通に使用している。ここで、当該計算は、所定のゼロクロス点検出後、交流電力の所定の周期に渡って実施される。
[0066]
 したがって、複数の連続したPAM割込みパルスが発生している途中で、所定のパラメータph1,ph2,tzwav,tdssが更新・再計算されることはない。したがって、PAM波形の欠け等が発生することを防止できる。よって、当該PAM波形の欠け等に起因して電源装置に異常電流が流れることを防止できる。
[0067]
 また、本発明に係る電源装置では、交流電力の所定の周期経過後には、次の交流電力の所定の周期に渡って、PAM割込みパルスの発生のタイミングの計算を行う。当該計算は、再計算された所定のパラメータを用いて実施される。
[0068]
 したがって、全く再計算・更新しない場合と比較して、コンデンサ2,3の電圧バランスが悪くなることを抑制できる。したがって、結果としてコンプレッサモータ40の制御に不具合が生じることを抑制できる。
[0069]
 なお、当該コンプレッサモータ40の制御の不具合等の観点から、最も好ましい交流電力の所定の周期は、交流電力の1周期である。これにより、上記、PAM波形の欠けを防止しつつ、上記コンプレッサモータ40の制御に不具合が生じることも完全に防止できる。
[0070]
 なお、所定のパラメータph1,ph2,tzwav,tdssは、電源装置の使用に応じて、時系列的に変化する。したがって、交流電力の所定の周期毎に、制御部が、当該所定のパラメータph1,ph2,tzwav,tdssを更新・再計算する。これにより、常に、高調波電流の抑制効果を維持することができる。
[0071]
 この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。

請求の範囲

[1]
 交流電力を直流電力に変換し、前記直流電力を負荷(40)へ供給する電源装置において、
 バッファと、
 制御部と、
 前記交流電力を整流する整流回路(10)と、
 直列に接続された第一のコンデンサ(2)および第二のコンデンサ(3)から構成されており、前記整流回路からの出力を平滑化して前記直流電力を出力する平滑回路(20)と、
 前記整流回路と、前記第一のコンデンサと前記第二のコンデンサとの間の接続点(N1)との間に配設される、スイッチ(SW)とを、備えており、
 前記制御部は、
 前記整流回路に入力される前記交流電力のゼロクロス点を検出し、
 所定の前記ゼロクロス点検出前の何れかの段階で、事前に、前記交流電力の半周期内に少なくとも2以上のパルスを有するPAM波形の生成の際に使用され、前記スイッチに入力するPAM割込みパルスの、発生タイミングの計算の際に使用する所定のパラメータ(ph1,ph2,tzwav)を算出し、
 算出した前記所定のパラメータを前記バッファに保持し、
 前記所定のゼロクロス点検出後、前記交流電力の所定の周期に渡って、前記バッファに保持している前記所定のパラメータを、前記PAM割込みパルスの発生のタイミングの計算において共通に使用する、
ことを特徴とする電源装置。
[2]
 前記制御部は、
 前記所定の周期経過前の何れかの段階で、事前に、前記所定のパラメータを再計算し、
 前記バッファに、前記再計算後の所定のパラメータを保持し、
 前記所定の周期経過後に、前記再計算後の所定のパラメータを、前記PAM割込みパルスの発生のタイミングの計算において共通に使用する、
ことを特徴とする請求項1に記載の電源装置。
[3]
 前記所定の周期は、
 前記交流電力の1周期である、
ことを特徴とする請求項2に記載の電源装置。
[4]
 前記所定のパラメータは、
 前記交流電力の前記ゼロクロス点からのズレ量であり、前記PAM割込みパルスの発生のタイミングの基準となる、PAM割込みパルス位相制御値(ph1,ph2)である、
ことを特徴とする請求項2に記載の電源装置。
[5]
 前記所定のパラメータは、
 前記交流電力の前記所定のゼロクロス点と、前記所定のゼロクロス点の検出を示す所定のゼロクロス割込みパルスの発生タイミングとの間の、ズレ値(tzwav)である、
ことを特徴とする請求項2に記載の電源装置。
[6]
 前記所定のパラメータは、
 前記PAM波形のソフトスタートを規定する変数(tdss)である、
ことを特徴とする請求項2に記載の電源装置。
[7]
 前記制御部によるパルス波形の生成時またはPAM過電流検出後の条件下において、前記制御部は、
 前記ソフトスタート開始から終了まで、前記PAM波形のソフトスタートを規定する前記変数を計算し、
 前記交流電力の前記ゼロクロス点からのズレ量であり、前記PAM割込みパルスの発生のタイミングの基準となるPAM割込みパルス位相制御値(ph1,ph2)、前記交流電力の前記所定のゼロクロス点と前記所定のゼロクロス点の検出を示す所定のゼロクロス割込みパルスの発生タイミングとの間のズレ値(tzwav)、および前記PAM波形のソフトスタートを規定する前記変数を用いて、前記PAM割込みパルスの発生のタイミングの計算を行う、
ことを特徴とする請求項6に記載の電源装置。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]