WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2008120827) アナログ-デジタル変換器
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2008/120827    国際出願番号:    PCT/JP2008/056844
国際公開日: 09.10.2008 国際出願日: 01.04.2008
IPC:
H03M 1/36 (2006.01)
出願人: NSC CO., LTD. [JP/JP]; Shin Kojimachi Bldg. 8F 3-3, Kojimachi 4-chome Chiyoda-ku, Tokyo 1020083 (JP) (米国を除く全ての指定国).
IKEDA, Takeshi [JP/JP]; (JP) (米国のみ).
MIYAGI, Hiroshi [JP/JP]; (JP) (米国のみ)
発明者: IKEDA, Takeshi; (JP).
MIYAGI, Hiroshi; (JP)
代理人: TACHIBANA, Kazuyuki; Hanzomon-First-Bldg. 1F 1-4, Kojimachi, Chiyoda-ku, Tokyo 1020083 (JP)
優先権情報:
2007-096886 02.04.2007 JP
発明の名称: (EN) ANALOG-DIGITAL CONVERTER
(FR) CONVERTISSEUR ANALOGIQUE-NUMÉRIQUE
(JA) アナログ-デジタル変換器
要約: front page image
(EN)A plurality of comparison transistors N0 to Nn different in threshold voltages are arranged in parallel. Analog input signals Vin are supplied to respective gates of a plurality of the transistors N0 to Nn. Output signals of respective latch circuits L0 to Ln latching outputs of the comparison transistors N0 to Nn are encoded. Thus, digital output signals can be obtained. Consequently only the half of the number of used transistors is required compared to a conventional case when comparators formed of at least two transistors are connected in parallel, and furthermore installation of a reference voltage generating circuit is not required.
(FR)Une pluralité de transistors de comparaison N0 à Nn différents en tension de seuil sont disposés en parallèle. Des signaux d'entrée analogique Vin sont fournis à des grilles respectives d'une pluralité des transistors N0 à Nn. Des signaux de sortie de circuits de verrouillage respectifs L0 à Ln verrouillant les sorties des transistors de comparaison N0 à Nn sont codés. Ainsi, des signaux de sortie numérique peuvent être obtenus. Par conséquent, seule la moitié du nombre de transistors utilisés est requise par comparaison avec un cas classique lorsque des comparateurs formés d'au moins deux transistors sont connectés en parallèle, et de plus une installation d'un circuit de génération de tension de référence n'est pas requise.
(JA)閾値電圧を異ならせた複数の比較用トランジスタN0~Nnを並列に並べて、複数の比較用トランジスタN0~Nnの各ゲートにアナログ入力信号Vinを供給し、各比較用トランジスタN0~Nnの出力をラッチした各ラッチ回路L0~Lnの出力信号をエンコードすることによってデジタル出力信号を得ることにより、少なくとも2つのトランジスタから成るコンパレータを並列に接続する従来例に比べて、トランジスタの使用数が半分で済むようにし、しかも基準電圧発生回路を設ける必要もなくす。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)