16:00 CETの火曜日 19.11.2019のメンテナンス理由で数時間使用できません
国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2008120347) 半導体装置およびバイアス生成回路
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2008/120347 国際出願番号: PCT/JP2007/056838
国際公開日: 09.10.2008 国際出願日: 29.03.2007
IPC:
H01L 21/822 (2006.01) ,H01L 27/04 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
822
基板がシリコン技術を用いる半導体であるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
出願人:
富士通株式会社 FUJITSU LIMITED [JP/JP]; 〒2118588 神奈川県川崎市中原区上小田中4丁目1番1号 Kanagawa 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588, JP (AllExceptUS)
田中 基之 TANAKA, Motoyuki [JP/JP]; JP (UsOnly)
発明者:
田中 基之 TANAKA, Motoyuki; JP
代理人:
真田 有 SANADA, Tamotsu; 〒1800004 東京都武蔵野市吉祥寺本町1丁目10番31号吉祥寺マークビル5階 Tokyo Kichijoji-Mark Bldg. 5th Floor 10-31, Kichijoji-honcho 1-chome Musashino-shi, Tokyo 1800004, JP
優先権情報:
発明の名称: (EN) SEMICONDUCTOR DEVICE AND BIAS GENERATING CIRCUIT
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET CIRCUIT GÉNÉRATEUR DE POLARISATION
(JA) 半導体装置およびバイアス生成回路
要約:
(EN) There are included a first power supply voltage input part (VDD) that can input a first power supply voltage; a second power supply voltage input part (VDD2) that can input a second power supply voltage; a regulator circuit (11) that generates a back bias voltage based on the second power supply voltage; and an output part (VBP1) that can output, as an output voltage, the back bias voltage generated by the regulator circuit (11). In this way, the generation of a board bias can be achieved with lower power consumption, while the circuit scale can be reduced.
(FR) La présente invention inclut une partie de tension d'entrée de premier bloc d'alimentation (VDD) qui peut fournir en entrée une tension de premier bloc d'alimentation ; une partie de tension d'entrée de second bloc d'alimentation (VDD2) qui peut fournir en entrée une tension de second bloc d'alimentation ; un circuit régulateur (11) qui génère une tension de polarisation du substrat en se basant sur la tension de second bloc d'alimentation ; et une partie de sortie (VBP1) qui peut fournir en sortie, en tant que tension de sortie, la tension de polarisation du substrat générée par le circuit régulateur (11). De cette manière, la génération d'une polarisation de carte peut être obtenue avec une consommation moins importante, tandis que l'échelle du circuit peut être réduite.
(JA)  第1の電源電圧を入力可能な第1電源電圧入力部(VDD)と、第2の電源電圧を入力可能な第2電源電圧入力部(VDD2)と、第2の電源電圧に基づいてバックバイアス電圧を生成するレギュレータ回路(11)と、このレギュレータ回路(11)によって生成されたバックバイアス電圧を出力電圧として出力可能な出力部(VBP1)とをそなえることにより、基板バイアスの生成を低消費電力で行なうことができるとともに、回路規模を小さく構成する。
front page image
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
KR1020100005025EP2133912EP2133912CN101641777JP5158076