処理中

しばらくお待ちください...

設定

設定

1. WO2008120308 - 増幅回路

公開番号 WO/2008/120308
公開日 09.10.2008
国際出願番号 PCT/JP2007/056625
国際出願日 28.03.2007
IPC
H 電気
03
基本電子回路
F
増幅器
3
増幅素子として電子管のみまたは半導体装置のみをもつ増幅器
04
半導体装置のみをもつもの(後続のサブグループが優先)
16
電界効果装置をもつもの
H 電気
03
基本電子回路
F
増幅器
1
増幅素子として電子管のみ,半導体装置のみまたは汎用素子のみを用いた増幅器の細部
34
正帰還をもつ,またはもたない負帰還回路装置
H03F 3/16 (2006.01)
H03F 1/34 (2006.01)
CPC
出願人
  • 富士通株式会社 FUJITSU LIMITED [JP/JP]; 〒2118588 神奈川県川崎市中原区上小田中4丁目1番1号 Kanagawa 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588, JP (AllExceptUS)
  • 山▲崎▼ 博 YAMAZAKI, Hiroshi [JP/JP]; JP (UsOnly)
発明者
  • 山▲崎▼ 博 YAMAZAKI, Hiroshi; JP
代理人
  • 國分 孝悦 KOKUBUN, Takayoshi; 〒1700013 東京都豊島区東池袋1丁目17番8号 NBF池袋シティビル5階 Tokyo 5th Floor, NBF Ikebukuro City Building 17-8, Higashi-shi-Ikebukuro 1-chome Toshima-ku, Tokyo 1700013, JP
優先権情報
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) AMPLIFICATION CIRCUIT
(FR) CIRCUIT D'AMPLIFICATION
(JA) 増幅回路
要約
(EN)
An amplification circuit comprising a first field effect transistor (101) which is gate-grounded, a load impedance circuit (Zd) which is connected to a drain of the first field effect transistor, and a feedback impedance circuit (Zf) which is connected between the drain and a source of the first field effect transistor.
(FR)
Circuit d'amplification comprenant un premier transistor à effet de champ (101) qui est mis à la masse par une passerelle, un circuit d'impédance de charge (Zd) qui est relié à un drain du premier transistor à effet de champ, et un circuit d'impédance à réaction (Zf) qui est relié entre le drain et une source du premier transistor à effet de champ.
(JA)
 ゲート接地された第1の電界効果トランジスタ(101)と、前記第1の電界効果トランジスタのドレインに接続される負荷インピーダンス回路(Zd)と、前記第1の電界効果トランジスタの前記ドレイン及びソース間に接続される帰還インピーダンス回路(Zf)とを有することを特徴とする増幅回路が提供される。  
国際事務局に記録されている最新の書誌情報