国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2008117863) 液晶表示装置およびその制御方法
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2008/117863 国際出願番号: PCT/JP2008/056023
国際公開日: 02.10.2008 国際出願日: 28.03.2008
IPC:
G09G 3/36 (2006.01) ,G02F 1/133 (2006.01) ,G09G 3/20 (2006.01)
G 物理学
09
教育;暗号方法;表示;広告;シール
G
静的手段を用いて可変情報を表示する表示装置の制御のための装置または回路
3
陰極線管以外の可視的表示器にのみ関連した,制御装置または回路
20
マトリックス状に配置された個々の要素の組み合わせによりその集合を構成することによって多数の文字の集合,例.1頁,を表示するためのもの
34
独立の光源よりの光の制御によるもの
36
液晶を用いるもの
G 物理学
02
光学
F
光の強度,色,位相,偏光または方向の制御,例.スイッチング,ゲーテイング,変調または復調のための装置または配置の媒体の光学的性質の変化により,光学的作用が変化する装置または配置;そのための技法または手順;周波数変換;非線形光学;光学的論理素子;光学的アナログ/デジタル変換器
1
独立の光源から到達する光の強度,色,位相,偏光または方向の制御のための装置または配置,例.スィッチング,ゲーテイングまたは変調;非線形光学
01
強度,位相,偏光または色の制御のためのもの
13
液晶に基づいたもの,例.単一の液晶表示セル
133
構造配置;液晶セルの作動;回路配置
G 物理学
09
教育;暗号方法;表示;広告;シール
G
静的手段を用いて可変情報を表示する表示装置の制御のための装置または回路
3
陰極線管以外の可視的表示器にのみ関連した,制御装置または回路
20
マトリックス状に配置された個々の要素の組み合わせによりその集合を構成することによって多数の文字の集合,例.1頁,を表示するためのもの
出願人:
シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 〒5458522 大阪府大阪市阿倍野区長池町22番22号 Osaka 22-22, Nagaike-cho, Abeno-ku, Osaka-shi Osaka 5458522, JP (AllExceptUS)
植畑 正樹 UEHATA, Masaki; null (UsOnly)
尾崎 正実 OZAKI, Masami; null (UsOnly)
山本 圭一 YAMAMOTO, Keiichi; null (UsOnly)
村井 淳人 MURAI, Atsuhito; null (UsOnly)
発明者:
植畑 正樹 UEHATA, Masaki; null
尾崎 正実 OZAKI, Masami; null
山本 圭一 YAMAMOTO, Keiichi; null
村井 淳人 MURAI, Atsuhito; null
代理人:
島田 明宏 SHIMADA, Akihiro; 〒6340078 奈良県橿原市八木町1丁目10番3号 萬盛庵ビル 島田特許事務所 Nara Shimada Patent Firm Manseian Building 1-10-3, Yagi-cho Kashihara-shi Nara 6340078, JP
優先権情報:
2007-08349328.03.2007JP
発明の名称: (EN) LIQUID CRYSTAL DISPLAY DEVICE AND ITS CONTROL METHOD
(FR) DISPOSITIF D'AFFICHAGE À CRISTAUX LIQUIDES ET SON PROCÉDÉ DE COMMANDE
(JA) 液晶表示装置およびその制御方法
要約:
(EN) An in-plane flicker is prevented by a simple structure even if wires from a gate driver to respective scan signal lines are different in length. In a liquid crystal display device, respective gate wires (Lg(n)) connecting from the gate driver (400) to the respective scan signal lines (GL(n)) of a display unit (600) are different in length, and waveform distortion of a scan signal (G(n)) differs for each of the scan signal lines (GL(n)). Therefore, a quantity of a drop in pixel electrode potential caused by a drop in potential of the scan signal line differs depending on parasitic capacity (Cgd) between the scan signal line and a pixel electrode. Reference voltages V1 to V4 for applying an appropriate potential change to each auxiliary capacitance line (Cs(n)) to approximately completely compensate the drop in potential are generated by a simple slope voltage generation circuit (700). This can prevent the in-plane flicker by a simple structure.
(FR) Un papillotement dans le plan est empêché par une structure simple, même si des fils provenant d'un pilote de grille vers des lignes de signal de balayage respectives ont des longueurs différentes. Dans un dispositif d'affichage à cristaux liquides, des fils de grille respectifs (Lg(n)), se connectant du pilote de grille (400) aux lignes de signal de balayage respectives (GL(n)) d'une unité d'affichage (600) ont des longueurs différentes, et une distorsion de forme d'onde d'un signal de balayage (G(n)) diffère pour chacune des lignes de signal de balayage (GL(n)). Par conséquent, une grandeur d'une chute de potentiel d'électrode de pixel provoquée par une chute de potentiel de la ligne de signal de balayage diffère en fonction de la capacité parasitaire (Cgd) entre la ligne de signal de balayage et une électrode de pixel. Des tensions de référence V1 à V4 pour appliquer un changement de potentiel approprié à chaque ligne capacitive auxiliaire (Cs(n)), afin de compenser approximativement et complètement la chute de potentiel, sont générées par un circuit de génération de tension à pente simple (700). Ceci peut empêcher le papillotement dans le plan par une structure simple.
(JA)  本発明は、ゲートドライバから各走査信号線への配線の長さが異なる場合でも、面内フリッカを簡易な構成で防止するものであって、本液晶表示装置では、ゲートドライバ(400)から表示部(600)の各走査信号線GL(n)へ繋がる各ゲート用配線Lg(n)の長さが異なり、走査信号G(n)の波形なまりが各走査信号線GL(n)毎に異なる。よって走査信号線と画素電極との寄生容量Cgdに応じて走査信号線の電位低下により生じる画素電極電位の低下量が異なる。そこで、この電位低下がほぼ完全に補償されるよう各補助容量線Cs(n)に適切な電位変化を与えるための基準電圧V1~V4を簡易なスロープ電圧生成回路(700)により生成する。このことにより面内フリッカを簡易な構成で防止することができる。                                                                                 
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)