WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2008114564) 薄膜トランジスタ及び薄膜トランジスタの製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2008/114564    国際出願番号:    PCT/JP2008/052833
国際公開日: 25.09.2008 国際出願日: 20.02.2008
IPC:
H01L 29/786 (2006.01), H01L 21/336 (2006.01)
出願人: BROTHER KOGYO KABUSHIKI KAISHA [JP/JP]; 15-1 Naeshiro-cho, Mizuho-ku, Nagoya-shi, Aichi 4678561 (JP) (米国を除く全ての指定国).
ASANO, Takeshi [JP/JP]; (JP) (米国のみ).
TAKENOBU, Taishi [JP/JP]; (JP) (米国のみ).
SHIRAISHI, Masashi [JP/JP]; (JP) (米国のみ)
発明者: ASANO, Takeshi; (JP).
TAKENOBU, Taishi; (JP).
SHIRAISHI, Masashi; (JP)
代理人: YAMAMOTO, Hisashi; 6th-floor, Kamimaezu KD-bldg. 10-32, Osu 4-chome, Naka-ku Nagoya-shi, Aichi 4600011 (JP)
優先権情報:
2007-040679 21.02.2007 JP
発明の名称: (EN) THIN FILM TRANSISTOR AND METHOD FOR MANUFACTURING THIN FILM TRANSISTOR
(FR) TRANSISTOR À COUCHE MINCE ET PROCÉDÉ DE FABRICATION D'UN TRANSISTOR À COUCHE MINCE
(JA) 薄膜トランジスタ及び薄膜トランジスタの製造方法
要約: front page image
(EN)When a bottom-gate thin film transistor is manufactured, a gate electrode is formed on a substrate (S11), and then a gate insulating layer is formed on the substrate so as to cover the gate electrode (S12). After that, a source electrode and a drain electrode are formed on the gate insulating layer (S13), and a semiconductor layer containing a single-walled carbon nanotube is formed between the source electrode and the drain electrode (S14). The semiconductor layer is formed by applying an aqueous solution for semiconductor layer formation by a coating process such as inkjet. Single-walled carbon nanotubes covered with a surface active agent are uniformly dispersed in the aqueous solution for semiconductor layer formation.
(FR)Lors de la fabrication d'un transistor à couche mince à grille inférieure, une électrode de grille est formée sur un substrat (S11), puis une couche d'isolement de grille est formée sur ce substrat de façon à couvrir l'électrode de grille (S12). Ensuite, une électrode de source et une électrode de drain sont formées sur la couche d'isolement de grille (S13), et une couche semi-conductrice contenant des nanotubes de carbone à paroi unique est formée entre l'électrode de source et l'électrode de drain (S14). La couche semi-conductrice est formée par application d'une solution aqueuse pour formation de couche semi-conductrice par un processus de revêtement du type jet d'encre. Les nanotubes de carbone à paroi unique couverts d'un agent de surface actif sont dispersés uniformément dans la solution aqueuse pour la formation de la couche semi-conductrice.
(JA)ボトムゲート型の薄膜トランジスタを製造する場合、基板上にゲート電極を形成した後(S11)、当該ゲート電極を覆うように基板上にゲート絶縁層を形成する(S12)。続いて、ゲート絶縁層上に、ソース電極及びドレイン電極を形成し(S13)、当該ソース電極とドレイン電極との間に、シングルウォールカーボンナノチューブを含む半導体層を形成する(S14)。半導体層の形成は、半導体層形成用の水溶液を、インクジェット法等の塗布法により塗布することにより行う。半導体層形成用の水溶液中では、界面活性剤により被覆されたシングルウォールカーボンナノチューブが、均一に分散している。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)