WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2008114508) データ受信回路それを利用した試験装置ならびにストローブ信号のタイミング調節回路、方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2008/114508    国際出願番号:    PCT/JP2008/000633
国際公開日: 25.09.2008 国際出願日: 18.03.2008
IPC:
G01R 31/319 (2006.01), G01R 35/00 (2006.01), H04L 25/40 (2006.01)
出願人: ADVANTEST CORPORATION [JP/JP]; 1-32-1, Asahi-cho, Nerima-ku, Tokyo 1790071 (JP) (米国を除く全ての指定国).
WATANABE, Daisuke [JP/JP]; (JP) (米国のみ).
OKAYASU, Toshiyuki [JP/JP]; (JP) (米国のみ)
発明者: WATANABE, Daisuke; (JP).
OKAYASU, Toshiyuki; (JP)
代理人: MORISHITA, Sakaki; 2-11-12, Ebisu-Nishi Shibuya-ku, Tokyo 1500021 (JP)
優先権情報:
2007-074731 22.03.2007 JP
発明の名称: (EN) DATA RECEIVING CIRCUIT, TESTER USING SAME, AND TIMING ADJUSTING CIRCUIT FOR STROBE SIGNAL AND METHOD
(FR) CIRCUIT DE RÉCEPTION DE DONNÉES, TESTEUR UTILISANT CE DERNIER, ET CIRCUIT D'AJUSTEMENT DE SYNCHRONISATION POUR UN SIGNAL STROBOSCOPIQUE ET PROCÉDÉ
(JA) データ受信回路それを利用した試験装置ならびにストローブ信号のタイミング調節回路、方法
要約: front page image
(EN)A variable delay circuit (42) applies an adjustable delay to a strobe signal (S5). An input latch circuit (14) latches each bit data included in internal serial data (S2) using a strobe signal (S6) delayed by the variable delay circuit (42). A delay setting section (40) adjusts a delay amount (τ1) that the variable delay circuit (42) applies to the strobe signal (S5). The delay setting section (40) statistically obtains output latch data (S3) of the input latch circuit (14) during a calibration operation for inputting a known calibration pattern as the serial data and adjusts the delay amount (τ1) so that occurrence probabilities of 1 and 0 achieve a predetermined ratio.
(FR)L'invention concerne un circuit à retard variable (42) appliquant un retard ajustable à un signal stroboscopique (S5). Un circuit de verrouillage d'entrée (14) verrouille chaque bit de données inclus dans des données série internes (s2) en utilisant un signal stroboscopique (S6) retardé par le circuit à retard variable (42). Une section de réglage du retard (40) ajuste une quantité de retard (t1) appliquée par le circuit à retard variable (42) au signal stroboscopique (S5). La section de réglage du retard (40) obtient statistiquement des données de verrouillage de sortie (S3) du circuit de verrouillage d'entrée (14) pendant une opération de calibration pour faire entrer un schéma de calibration connu en tant que données série, et ajuste la quantité de retard (t1) de manière à ce que les probabilités d'occurrence de 1 et 0 atteignent une proportion prédéterminée.
(JA) 可変遅延回路42は、ストローブ信号S5に調節可能な遅延を与える。入力ラッチ回路14は、可変遅延回路42により遅延されたストローブ信号S6により、内部シリアルデータS2に含まれる各ビットデータをラッチする。遅延設定部40は、可変遅延回路42によりストローブ信号S5に与える遅延量τ1を調節する。遅延設定部40は、シリアルデータとして既知のキャリブレーションパターンを入力するキャリブレーション動作時に、入力ラッチ回路14の出力ラッチデータS3を統計的に取得し、1と0の出現確率が所定の割合となるように、遅延量τ1を調節する。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)