WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2008111209) 半導体集積回路
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2008/111209    国際出願番号:    PCT/JP2007/055207
国際公開日: 18.09.2008 国際出願日: 15.03.2007
IPC:
G06F 12/06 (2006.01), H01L 27/10 (2006.01)
出願人: FUJITSU MICROELECTRONICS LIMITED [JP/JP]; 7-1, Nishi-Shinjuku 2-chome, Shinjuku-ku, Tokyo 1630722 (JP) (米国を除く全ての指定国).
KUROKI, Kenichiro [JP/JP]; (JP) (米国のみ)
発明者: KUROKI, Kenichiro; (JP)
代理人: ITOH, Tadahiko; 32nd Floor Yebisu Garden Place Tower 20-3, Ebisu 4-chome Shibuya-ku, Tokyo 1506032 (JP)
優先権情報:
発明の名称: (EN) SEMICONDUCTOR INTEGRATED CIRCUIT
(FR) CIRCUIT INTÉGRÉ SEMI-CONDUCTEUR
(JA) 半導体集積回路
要約: front page image
(EN)Intended is to provide a semiconductor integrated circuit, which can use a memory area efficiently without any waste while requiring no additional processing, in case a memory is shared between a plurality of systems having different data widths. The semiconductor integrated circuit is characterized by comprising a first system having a data width of a first bit number, a second system having a data width of a second bit number not integer times as large as the first bit number, and a memory shared between the first system and the second system and having a data width of a third bit number of a multiple common between the first bit number and the second bit number.
(FR)L'invention concerne un circuit intégré semi-conducteur, qui peut utiliser une zone de mémoire de manière efficace sans aucune perte, tout en ne nécessitant aucun traitement supplémentaire, dans le cas où une mémoire est partagée entre une pluralité de systèmes ayant différentes largeurs de données. Le circuit intégré semi-conducteur est caractérisé par le fait qu'il comprend un premier système ayant une largeur de données d'un premier nombre de bit, un second système ayant une largeur de données d'un second nombre de bit qui n'est pas un multiple entier du premier nombre de bit, et une mémoire partagée entre le premier système et le second système et ayant une largeur de données d'un troisième nombre de bit d'un multiple commun entre le premier nombre de bit et le second nombre de bit.
(JA) 本発明は、データ幅が異なる複数のシステムがメモリを共有する場合において、追加処理を要することなく、無駄なく効率的にメモリ領域を使用可能な半導体集積回路を提供することを目的とする。半導体集積回路は、第1のビット数のデータ幅を有する第1のシステムと、該第1のビット数の整数倍でない第2のビット数のデータ幅を有する第2のシステムと、該第1のシステムと該第2のシステムとにより共有され該第1のビット数と該第2のビット数との公倍数である第3のビット数のデータ幅を有するメモリを含むことを特徴とする。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)