WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2008105070) 適応等化回路
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2008/105070    国際出願番号:    PCT/JP2007/053635
国際公開日: 04.09.2008 国際出願日: 27.02.2007
IPC:
H04B 3/06 (2006.01), H04L 25/03 (2006.01)
出願人: FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588 (JP) (米国を除く全ての指定国).
YAMAGUCHI, Hisakatsu [JP/JP]; (JP) (米国のみ).
MASAKI, Shunichiro [JP/JP]; (JP) (米国のみ).
ISHIDA, Hideki [JP/JP]; (JP) (米国のみ).
GOTOH, Kohtaroh [JP/JP]; (JP) (米国のみ)
発明者: YAMAGUCHI, Hisakatsu; (JP).
MASAKI, Shunichiro; (JP).
ISHIDA, Hideki; (JP).
GOTOH, Kohtaroh; (JP)
代理人: ITOH, Tadahiko; 32nd Floor, Yebisu Garden Place Tower, 20-3, Ebisu 4-chome Shibuya-ku, Tokyo 1506032 (JP)
優先権情報:
発明の名称: (EN) ADAPTIVE EQUALIZATION CIRCUIT
(FR) CIRCUIT D'ÉGALISATION ADAPTATIVE
(JA) 適応等化回路
要約: front page image
(EN)An adaptive equalization circuit includes: an equalization circuit which corrects an input data signal waveform for each unit time so as to create an output data signal; a data judging circuit which judges a signal level of an output data signal at a predetermined timing of the unit time indicated by a clock signal synchronized with the output data signal; a boundary judging circuit which judges the signal level of the output data signal at the timing shifted 1/2 from the predetermined timing indicated by the clock signal; and a control circuit which detects several times, a predetermined pattern at which second logic value data appears subsequently after the continuous first logic value data and adjusts an equalization coefficient so that the judgment result of the data judging circuit corresponding to the second logic value data and the judgment result of the boundary judging circuit are in such a relationship that the ratio that the values are identical to each other is substantially equal to the ratio that the values are different from each other.
(FR)L'invention concerne un circuit d'égalisation adaptative qui comprend : un circuit d'égalisation qui corrige une forme d'onde de signal de données d'entrée pour chaque unité de temps, de façon à créer un signal de données de sortie ; un circuit de détermination de données qui détermine un niveau de signal d'un signal de données de sortie à une temporisation prédéterminée de l'unité de temps indiquée par un signal d'horloge synchronisé avec le signal de données de sortie ; un circuit de détermination de limite qui détermine le niveau de signal du signal de données de sortie à la temporisation décalée de 1/2 à partir de la temporisation prédéterminée indiquée par le signal d'horloge ; et un circuit de commande qui détecte, plusieurs fois, un motif prédéterminé au niveau duquel de secondes données de valeur logique apparaissent ultérieurement après les premières données de valeur logique continues et qui ajuste un coefficient d'égalisation, de telle sorte que le résultat de détermination du circuit de détermination de données correspondant aux secondes données de valeur logique et le résultat de détermination du circuit de détermination de limite sont dans une relation telle que le rapport selon lequel les valeurs sont identiques entre elles est sensiblement égal au rapport selon lequel les valeurs sont différentes les unes des autres.
(JA) 適応等化回路は、各ユニット時間毎に入力データ信号波形を等化係数に応じて補正して出力データ信号を生成する等化回路と、出力データ信号に同期したクロック信号が示すユニット時間の所定のタイミングで出力データ信号の信号レベルを判定するデータ判定回路と、クロック信号が示す所定のタイミングからユニット時間の1/2ずれたタイミングで出力データ信号の信号レベルを判定するバウンダリ判定回路と、第1の論理値の複数の連続したデータに続いて第2の論理値のデータが現れる所定のデータパターンを複数回検出し、第2の論理値のデータに対応するデータ判定回路の判定結果とバウンダリ判定回路の判定結果とが、互いに同一値になる割合と互いに異なる値になる割合とが略等しくなるように等化係数を調整する制御回路を含むことを特徴とする。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)