WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
オプション
検索言語
語幹処理適用
並び替え:
表示件数
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2008102650) 半導体記憶装置
国際事務局に記録されている最新の書誌情報   

国際公開番号: WO/2008/102650 国際出願番号: PCT/JP2008/052059
国際公開日: 28.08.2008 国際出願日: 07.02.2008
IPC:
G11C 11/15 (2006.01) ,H01L 21/8246 (2006.01) ,H01L 27/105 (2006.01) ,H01L 43/08 (2006.01)
G 物理学
11
情報記憶
C
静的記憶
11
特定の電気的または磁気的記憶素子の使用によって特徴づけられたデジタル記憶装置;そのための記憶素子
02
磁気的素子を用いるもの
14
薄膜素子を用いるもの
15
多層の磁性層を用いるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
822
基板がシリコン技術を用いる半導体であるもの
8232
電界効果技術
8234
MIS技術
8239
メモリ構造
8246
リードオンリーメモリ構造(ROM)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
10
複数の個々の構成部品を反復した形で含むもの
105
電界効果構成部品を含むもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
43
電流磁気効果またはこれに類似な磁気効果を利用した装置;それらの装置またはその部品の製造または処理に特に適用される方法または装置
08
磁界制御抵抗
出願人: SAKIMURA, Noboru[JP/JP]; JP (UsOnly)
HONDA, Takeshi[JP/JP]; JP (UsOnly)
SUGIBAYASHI, Tadahiko[JP/JP]; JP (UsOnly)
NEC CORPORATION[JP/JP]; 7-1, Shiba 5-chome, Minato-ku Tokyo 1088001, JP (AllExceptUS)
発明者: SAKIMURA, Noboru; JP
HONDA, Takeshi; JP
SUGIBAYASHI, Tadahiko; JP
代理人: KUDOH, Minoru; 6F, KADOYA BLDG., 24-10, Minamiooi 6-chome, Shinagawa-ku Tokyo 1400013, JP
優先権情報:
2007-04120421.02.2007JP
発明の名称: (EN) SEMICONDUCTOR STORAGE DEVICE
(FR) DISPOSITIF DE STOCKAGE SEMI-CONDUCTEUR
(JA) 半導体記憶装置
要約:
(EN) A semiconductor storage device is provided with a memory array having a plurality of memory cells. The memory cells include a first memory cell and a third memory cell arranged along an even number row or an odd number row, and a second memory cell arranged along the other row. Each of the memory cells includes a first transistor, including a first diffusion layer and a second diffusion layer; a second transistor, including a third diffusion layer and a fourth diffusion layer; and a magnetoresistive element having one terminal connected to a wiring layer, which electrically connects the second diffusion layer and the third diffusion layer. The fourth diffusion layer of the first memory cell is also used as the first diffusion layer of the second memory cell. Furthermore, the fourth diffusion layer of the second memory cell is also used as the first diffusion layer of the third memory cell.
(FR) Un dispositif de stockage semi-conducteur comporte un réseau de mémoire ayant une pluralité de cellules mémoires. Les cellules mémoires comprennent une première cellule mémoire et une troisième cellule mémoire disposées le long d'une rangée de numéro pair ou d'une rangée de numéro impair, et une seconde cellule mémoire disposée le long de l'autre rangée. Chacune des cellules mémoires comprend un premier transistor, comprenant une première couche de diffusion et une seconde couche de diffusion ; un second transistor, comprenant une troisième couche de diffusion et une quatrième couche de diffusion ; et un élément magnéto-résistif ayant une borne connectée à une couche de câblage, qui connecte électriquement la seconde couche de diffusion et la troisième couche de diffusion. La quatrième couche de diffusion de la première cellule mémoire est également utilisée en tant que première couche de diffusion de la seconde cellule mémoire. De plus, la quatrième couche de diffusion de la seconde cellule mémoire est également utilisée en tant que première couche de diffusion de la troisième cellule mémoire.
(JA)  半導体記憶装置が、複数のメモリセルを備えるメモリアレイを具備する。複数のメモリセルは、偶数行及び奇数行のいずれか一方に沿って配置された第1メモリセル及び第3メモリセルと、他方に沿って配置された第2メモリセルとを備える。複数のメモリセルの各々は、第1拡散層と第2拡散層とを含む第1トランジスタと、第3拡散層と第4拡散層とを含む第2トランジスタと、第2拡散層と第3拡散層とを電気的に接続する配線層に一方の端子を接続された磁気抵抗素子とを含む。第1メモリセルの第4拡散層は、第2メモリセルの第1拡散層としても使用される。加えて、第2メモリセルの第4拡散層は、第3メモリセルの第1拡散層としても使用される。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)