国際・国内特許データベース検索

1. (WO2008093854) 薄膜半導体装置の製造方法および薄膜半導体装置

Pub. No.:    WO/2008/093854    International Application No.:    PCT/JP2008/051696
Publication Date: Fri Aug 08 01:59:59 CEST 2008 International Filing Date: Tue Jan 29 00:59:59 CET 2008
IPC: H01L 29/786
H01L 21/336
H01L 51/05
Applicants: SONY CORPORATION
ソニー株式会社
RIKEN
独立行政法人理化学研究所
NOMOTO, Kazumasa
野本 和正
HIRAI, Nobukazu
平井 暢一
YASUDA, Ryoichi
安田 亮一
YAGI, Iwao
八木 巖
MINARI, Takeo
三成 剛生
TSUKAGOSHI, Kazuhito
塚越 一仁
AOYAGI, Yoshinobu
青柳 克信
Inventors: NOMOTO, Kazumasa
野本 和正
HIRAI, Nobukazu
平井 暢一
YASUDA, Ryoichi
安田 亮一
YAGI, Iwao
八木 巖
MINARI, Takeo
三成 剛生
TSUKAGOSHI, Kazuhito
塚越 一仁
AOYAGI, Yoshinobu
青柳 克信
Title: 薄膜半導体装置の製造方法および薄膜半導体装置
Abstract:
本発明は、ソース/ドレイン電極の形成に影響されることなくゲート絶縁膜と薄膜半導体層との界面を良好な状態に維持することが可能で、これにより微細でありながらも特性の良好なボトムゲート・ボトムコンタクト型の薄膜トランジスタ構成の薄膜半導体装置の製造方法を提供する。基板(3)上に形成したゲート電極(5)を覆う状態で第1ゲート絶縁膜(7-1)を成膜し、第1ゲート絶縁膜(7-1)上に一対のソース/ドレイン電極(9)を形成する。その後、ソース/ドレイン電極(9)から露出する第1ゲート絶縁膜(7-2)上のみに第2ゲート絶縁膜(7-2)を選択成膜する。次に、ソース/ドレイン電極(9)に接する状態で、ソース/ドレイン電極(9)上から第2ゲート絶縁膜(7-2)を介して第1ゲート絶縁膜(7-1)上に掛けてを連続的に覆う薄膜半導体層(11)を形成することを特徴とする薄膜半導体装置(1)の製造方法。