国際・国内特許データベース検索

1. (WO2008093451) 画素回路及び表示装置

Pub. No.:    WO/2008/093451    International Application No.:    PCT/JP2007/068681
Publication Date: Fri Aug 08 01:59:59 CEST 2008 International Filing Date: Thu Sep 27 01:59:59 CEST 2007
IPC: G09G 3/30
G09F 9/30
G09G 3/20
H01L 27/32
H01L 51/50
Applicants: SHARP KABUSHIKI KAISHA
シャープ株式会社
OHHASHI, Seiji
大橋 誠二
Inventors: OHHASHI, Seiji
大橋 誠二
Title: 画素回路及び表示装置
Abstract:
 電気光学素子(ELD)は、第1の電源配線(Vcom)と駆動トランジスタ(21)の第2導通端子(D)との間に接続され、駆動トランジスタ(21)の第1導通端子(S)は第2の電源配線(Vp)に接続され、駆動トランジスタ(21)の第2導通端子(D)は、第1のスイッチング用トランジスタ(22)を介して該駆動トランジスタ(21)の制御端子(G)に接続され、第1のスイッチング用トランジスタ(22)の制御端子(G)は制御配線(Wi)に接続され、駆動トランジスタ(21)の制御端子(G)は、第1のコンデンサ(C1)を介してノード(K)に接続され、ノード(K)は第2のスイッチング用トランジスタ(23)を介してデータライン(Sj)に接続され、第2のスイッチング用トランジスタ(23)の制御端子(G)は走査ライン(Gi)に接続され、ノード(K)は第2のコンデンサ(C2)を介して第3の電源配線(Vref)に接続されている。上記構成により、駆動用TFT(21)の閾値電圧を補償する期間を自由に設定し、かつ消費電力の低減を図り得る画素回路(Aij20)が実現される。