WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2008072373) 半導体基板の評価方法および半導体基板評価用素子
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2008/072373    国際出願番号:    PCT/JP2007/001378
国際公開日: 19.06.2008 国際出願日: 10.12.2007
IPC:
H01L 21/66 (2006.01), H01L 21/822 (2006.01), H01L 27/04 (2006.01)
出願人: Shin-Etsu Handotai Co., Ltd. [JP/JP]; 6-2, Ohtemachi 2-chome, Chiyoda-ku, Tokyo 1000004 (JP) (AE, AG, AL, AM, AT, AU, AZ, BA, BB, BE, BF, BG, BH, BJ, BR, BW, BY, BZ, CA, CF, CG, CH, CI, CM, CN, CO, CR, CU, CY, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, FR, GA, GB, GD, GE, GH, GM, GN, GQ, GR, GT, GW, HN, HR, HU, ID, IE, IL, IN, IS, IT, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MC, MD, ME, MG, MK, ML, MN, MR, MT, MW, MX, MY, MZ, NA, NE, NG, NI, NL, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SI, SK, SL, SM, SN, SV, SY, SZ, TD, TG, TJ, TM, TN, TR, TT, TZ, UA, UG, UZ, VC, VN, ZA, ZM, ZW only).
OHTSUKI, Tsuyoshi [JP/JP]; (JP) (米国のみ)
発明者: OHTSUKI, Tsuyoshi; (JP)
代理人: YOSHIMIYA, Mikio; 1st Shitaya Bldg. 8F, 6-11, Ueno 7-chome Taito-ku, Tokyo 1100005 (JP)
優先権情報:
2006-333616 11.12.2006 JP
発明の名称: (EN) SEMICONDUCTOR SUBSTRATE EVALUATING METHOD AND SEMICONDUCTOR SUBSTRATE EVALUATING ELEMENT
(FR) PROCÉDÉ D'ÉVALUATION DE SUBSTRAT SEMI-CONDUCTEUR ET ÉLÉMENT D'ÉVALUATION DE SUBSTRAT SEMI-CONDUCTEUR
(JA) 半導体基板の評価方法および半導体基板評価用素子
要約: front page image
(EN)Provided is a semiconductor substrate evaluating method wherein at least the following steps are performed. An isolating oxide film is formed on the surface of a semiconductor substrate to open a window, and a gate oxide film is formed. On the gate oxide film at the window section of the isolating oxide film, a gate electrode and two breakdown electrodes on each side of the gate electrode are formed. In the semiconductor to be evaluated between the electrodes, a dopant having a conductivity different from that of the semiconductor is diffused, an electric field is applied between the breakdown electrodes on the both sides of the gate electrode and the gate oxide film is partially broken. Then, MOSFET measurement is performed by having the breakdown electrodes adjacent to the both sides of the gate electrode as a source electrode and a drain electrode, and the semiconductor substrate is evaluated. Thus, the semiconductor substrate is easily evaluated by the evaluation method employing the MOSFET structure without requiring a long time before finishing evaluation and without using equipment and technologies for forming conventional isolating oxide film for insulating metal wirings one from the other and for forming conventional metal wiring.
(FR)L'invention concerne un procédé d'évaluation de substrat semi-conducteur dans lequel au moins les étapes suivantes sont effectuées. Un film d'oxyde isolant est formé sur la surface d'un substrat semi-conducteur pour ouvrir une fenêtre, et un film d'oxyde de grille est formé. Sur le film d'oxyde de grille au niveau de la section de fenêtre du film d'oxyde isolant, une électrode de grille et deux électrodes de claquage sur chaque côté de l'électrode de grille sont formées. Dans le semi-conducteur devant être évalué entre les électrodes, un dopant ayant une conductivité différente de celle du semi-conducteur est diffusé, un champ électrique est appliqué entre les électrodes de claquage sur les deux côtés de l'électrode de grille et le film d'oxyde de grille est partiellement rompu. Ensuite, une mesure de transistor à effet de champ métal-oxyde semi-conducteur (MOSFET) est effectuée en ayant les électrodes de claquage adjacentes aux deux côtés de l'électrode de grille en tant qu'électrode de source et électrode de drain, et le substrat semi-conducteur est évalué. Ainsi, le substrat semi-conducteur est facilement évalué par le procédé d'évaluation employant la structure MOSFET sans nécessiter un temps long avant de finir l'évaluation et sans utiliser d'équipement et de technologies pour former un film d'oxyde isolant classique pour isoler des câblages métalliques les uns des autres et pour former un enroulement métallique classique.
(JA) 本発明は、半導体基板の評価方法であって、少なくとも、半導体基板の表面に分離酸化膜を形成して窓開けを行い、ゲート酸化膜を形成し、分離酸化膜の窓部のゲート酸化膜上に、ゲート電極とその両側にそれぞれ2本ずつの絶縁破壊用電極を形成し、各々の電極間に位置する評価する半導体内に、評価する半導体の導電型とは異なる導電型のドーパントを拡散し、ゲート電極の両側において、それぞれ、絶縁破壊用電極間に電界を印加してゲート酸化膜の一部を絶縁破壊し、ゲート電極の両側に隣接する絶縁破壊用電極をソース電極およびドレイン電極としてMOSFET測定を行い、半導体基板を評価する半導体基板の評価方法である。これにより、MOSFET構造を用いた評価方法で、評価完了までに長時間を要することなく、従来のような金属配線同士を絶縁する分離酸化膜や金属配線のための設備及び技術を用いることなく簡便に半導体基板を評価できる方法が提供される。  
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)