WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2008062511) マルチプロセッサシステム
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2008/062511    国際出願番号:    PCT/JP2006/323168
国際公開日: 29.05.2008 国際出願日: 21.11.2006
IPC:
G06F 11/22 (2006.01), G06F 13/00 (2006.01)
出願人: FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome Nakahara-ku, Kawasaki-shi Kanagawa 2118588 (JP) (米国を除く全ての指定国).
TAKAHASHI, Hiromasa [JP/JP]; (JP) (米国のみ).
CHIBA, Takashi [JP/JP]; (JP) (米国のみ).
KAMIJO, Shunsuke [JP/JP]; (JP) (米国のみ)
発明者: TAKAHASHI, Hiromasa; (JP).
CHIBA, Takashi; (JP).
KAMIJO, Shunsuke; (JP)
代理人: OSUGA, Yoshiyuki; 3rd Fl., Nibancho Bldg. 8-20, Nibancho, Chiyoda-ku Tokyo 1020084 (JP)
優先権情報:
発明の名称: (EN) MULTIPROCESSOR SYSTEM
(FR) SYSTÈME MULTIPROCESSEUR
(JA) マルチプロセッサシステム
要約: front page image
(EN)A processor element (PE0) transmits a command to a processor element (PE1) via an inter-PE communication path. If a status response received from the processor element (PE1) shows an abnormal state, the processor element (PE0) transmits a state check command to a processor element (PE2) via an inter-PE communication path. When the communication between the processor element (PE0) and the processor element (PE2) is successful, it is determined that the receiving circuit of the processor element (PE1) is out of order. When the communication between the processor element (PE0) and the processor element (PE2) is failed, it is determined that the transmitting circuit of the processor element (PE0) is out of order.
(FR)L'invention concerne un élément de processeur (PE0) transmettant une commande à un élément de processeur (PE1) via un chemin de communication entre les éléments de processeur. Lorsqu'une réponse d'état provenant de l'élément de processeur (PE1) indique un état anormal, l'élément de processeur (PE0) transmet une commande de vérification d'état à un élément de processeur (PE2) via un chemin de communication entre les éléments de processeur. Lorsque la communication entre l'élément de processeur (PE0) et l'élément de processeur (PE2) réussit, il est déterminé que le circuit de réception de l'élément de processeur (PE1) est hors service. Lorsque la communication entre l'élément de processeur (PE0) et l'élément de processeur (PE2) échoue, il est déterminé que le circuit de transmission de l'élément de processeur (PE0) est hors service.
(JA) プロセッサエレメントPE0は、PE間通信パスを介してプロセッサエレメントPE1へ命令を送信する。プロセッサエレメントPE1から受信したステータス応答が異常状態を表していれば、プロセッサエレメントPE0は、PE間通信パスを介してプロセッサエレメントPE2に状態チェック命令を送信する。プロセッサエレメントPE0、PE2間の通信が成功したときは、プロセッサエレメントPE1の受信回路が故障していると判断される。プロセッサエレメントPE0、PE2間の通信が失敗したときは、プロセッサエレメントPE0の送信回路が故障していると判断される。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)