WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2008050716) 不揮発性半導体記憶装置およびその製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2008/050716    国際出願番号:    PCT/JP2007/070546
国際公開日: 02.05.2008 国際出願日: 22.10.2007
予備審査請求日:    04.08.2008    
IPC:
H01L 27/10 (2006.01)
出願人: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (米国を除く全ての指定国).
MIKAWA, Takumi; (米国のみ).
TAKAGI, Takeshi; (米国のみ)
発明者: MIKAWA, Takumi; .
TAKAGI, Takeshi;
代理人: PATENT CORPORATE BODY ARCO PATENT OFFICE; 3rd Fl., Bo-eki Bldg. 123-1, Higashimachi Chuo-ku, Kobe-shi, Hyogo 6500031 (JP)
優先権情報:
2006-288577 24.10.2006 JP
発明の名称: (EN) NONVOLATILE SEMICONDUCTOR MEMORY AND PROCESS FOR PRODUCING THE SAME
(FR) MÉMOIRE NON VOLATILE À SEMI-CONDUCTEURS ET PROCÉDÉ DE FABRICATION ASSOCIÉ
(JA) 不揮発性半導体記憶装置およびその製造方法
要約: front page image
(EN)Nonvolatile semiconductor memory (10) comprising semiconductor substrate (11); an active element providing region composed of multiple active elements (12) provided on the semiconductor substrate (11); a wiring providing region including multiple layers of semiconductor electrode wiring (15,16) provided on the active element providing region for electrical connection between the active elements (12); storage area providing region (100) having storage area (26) whose resistance value changes by application of electrical pulses provided in the form of a matrix on the wiring providing region; and oxygen barrier layer (17) provided continuously over at least the entirety of the storage area providing region (100) between the storage area providing region (100) and the wiring providing region.
(FR)L'invention concerne une mémoire non volatile à semi-conducteurs (10) comprenant un substrat semi-conducteur (11) ; une région servant d'élément actif composée de multiples éléments actifs (12), appliquée sur le substrat semi-conducteur (11) ; une région assurant un câblage comprenant de multiples couches de câblage d'électrodes semi-conductrices (15, 16), appliquée sur la région servant d'élément actif pour les connexions électriques entre les éléments actifs (12) ; une région servant de zone de stockage (100) comportant une zone de stockage (26) dont la résistance varie par l'application d'impulsions électriques, appliquée sous la forme d'une matrice sur la région assurant un câblage ; et une couche faisant barrière à l'oxygène (17) appliquée de façon continue au moins sur la totalité de la région servant de zone de stockage (100) entre la région servant de zone de stockage (100) et la région assurant un câblage.
(JA) 本発明の不揮発性半導体記憶装置(10)は、半導体基板(11)と、この半導体基板(11)に形成された複数の能動素子(12)からなる能動素子形成領域と、能動素子(12)間を電気的に接続するために能動素子形成領域上に形成された複数層の半導体電極配線(15、16)を含む配線形成領域と、配線形成領域上に電気的パルスの印加により抵抗値が変化する記憶部(26)がマトリクス状に形成された記憶部形成領域(100)と、記憶部形成領域(100)と配線形成領域との間であって、少なくとも記憶部形成領域(100)の全体にわたり連続的に形成された酸素バリア層(17)と、を備える。
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)