WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
オプション
検索言語
語幹処理適用
並び替え:
表示件数
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2007116486) メモリ装置、その制御方法、その制御プログラム、メモリ・カード、回路基板及び電子機器
国際事務局に記録されている最新の書誌情報   

国際公開番号: WO/2007/116486 国際出願番号: PCT/JP2006/306892
国際公開日: 18.10.2007 国際出願日: 31.03.2006
IPC:
G06F 12/06 (2006.01) ,G11C 11/401 (2006.01)
G 物理学
06
計算;計数
F
電気的デジタルデータ処理
12
メモリ・システムまたはアーキテクチャ内でのアクセシング,アドレシングまたはアロケーティング(情報記憶一般G11)
02
アドレシングまたはアロケーション;リロケーション
06
ロケーションの物理的ブロックのアドレシング,例.ベース・アドレシング,モジュール・アドレシング,メモリ空間拡張,メモリ専用
G 物理学
11
情報記憶
C
静的記憶
11
特定の電気的または磁気的記憶素子の使用によって特徴づけられたデジタル記憶装置;そのための記憶素子
21
電気的素子を用いるもの
34
半導体装置を用いるもの
40
トランジスタを用いるもの
401
リフレッシングまたは電荷再生,すなわちダイナミック・セル
出願人: MIYAMOTO, Toshihiro[JP/JP]; JP (UsOnly)
TAKIGAMI, Akio[JP/JP]; JP (UsOnly)
INOKO, Masaya[JP/JP]; JP (UsOnly)
SUZUKI, Takayoshi[JP/JP]; JP (UsOnly)
ONO, Hiroyuki[JP/JP]; JP (UsOnly)
FUJITSU LIMITED[JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588, JP (AllExceptUS)
発明者: MIYAMOTO, Toshihiro; JP
TAKIGAMI, Akio; JP
INOKO, Masaya; JP
SUZUKI, Takayoshi; JP
ONO, Hiroyuki; JP
代理人: UNEMOTO, Shoichi; UNEMOTO PATENT OFFICE 29-9, Amanuma 3-chome Suginami-ku, Tokyo 167-0032, JP
優先権情報:
発明の名称: (EN) MEMORY APPARATUS, CONTROL METHOD THEREOF, CONTROL PROGRAM THEREOF, MEMORY CARD, CIRCUIT BOARD AND ELECTRONIC DEVICE
(FR) DISPOSITIF MÉMOIRE, PROCÉDÉ ET PROGRAMME DE COMMANDE, CORRESPONDANTS, CARTE MÉMOIRE, CARTE DE CIRCUITS IMPRIMÉS ET DISPOSITIF ÉLECTRONIQUE
(JA) メモリ装置、その制御方法、その制御プログラム、メモリ・カード、回路基板及び電子機器
要約:
(EN) A memory apparatus, which has one or more memory chips, comprises, in each of the memory chips (201-20N), a storing part (control register 220 and SPD storing part 222) for storing control information related to the memory chip. It is arranged that the control information can be written into and read from the storing part and further can be arbitrarily established for the respective memory chip. When the memory apparatus comprises the plurality of memory chips, it is further arranged that the memory chips can be individually used.
(FR) L'invention concerne un dispositif mémoire comprenant une ou plusieurs puces mémoire, chacune d'elles (201-20N) étant constituée d'une partie stockage (registre de commandes (220) et partie stockage SPD (222)) pour stocker des informations de commande relatives à la puce mémoire, lesdites informations de commande pouvant être écrites dans la partie stockage et lues à partir de celle-ci et pouvant être arbitrairement établies pour les puces mémoires respectives. Lorsque le dispositif mémoire comprend plusieurs puces mémoire, elles sont agencées de sorte qu'elles peuvent être utilisées individuellement.
(JA) not available
front page image
指定国: AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)