処理中

しばらくお待ちください...

PATENTSCOPE は、メンテナンスのため次の日時に数時間サービスを休止します。サービス休止: 日曜日 05.04.2020 (10:00 午前 CEST)
設定

設定

1. WO2007108400 - 試験装置、メモリデバイスおよび試験方法

公開番号 WO/2007/108400
公開日 27.09.2007
国際出願番号 PCT/JP2007/055267
国際出願日 15.03.2007
IPC
G11C 29/56 2006.01
G物理学
11情報記憶
C静的記憶
29正確な動作のための記憶装置のチェック;スタンバイまたはオフライン動作中の記憶装置のテスト
56静的記憶のための外部試験装置,例.自動検査装置;そのインターフェース
G01R 31/28 2006.01
G物理学
01測定;試験
R電気的変量の測定;磁気的変量の測定
31電気的性質を試験するための装置;電気的故障の位置を示すための装置;試験対象に特徴のある電気的試験用の装置で,他に分類されないもの
28電子回路の試験,例.シグナルトレーサーによるもの
G11C 29/12 2006.01
G物理学
11情報記憶
C静的記憶
29正確な動作のための記憶装置のチェック;スタンバイまたはオフライン動作中の記憶装置のテスト
04故障したメモリ素子の検出またはその位置の特定
08機能試験,例.リフレッシュ中の試験,パワーオン・セルフテスト,または分散テスト
12試験のための組み込み装置,例.組み込み自己テスト[8]
H01L 21/822 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
771つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78複数の別個の装置に基板を分割することによるもの
82それぞれが複数の構成部品からなる装置,例.集積回路の製造
822基板がシリコン技術を用いる半導体であるもの
H01L 27/04 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
271つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04基板が半導体本体であるもの
H03K 19/177 2006.01
H電気
03基本電子回路
Kパルス技術
19論理回路,すなわち,1出力に作用する少なくとも2入力を持つもの;反転回路
02特定の構成要素を用いるもの
173構成要素として基本的論理回路を用いるもの
177マトリクス形状で配列されたもの
CPC
G01R 31/3187
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
317Testing of digital circuits
3181Functional testing
3187Built-in tests
G01R 31/319
GPHYSICS
01MEASURING; TESTING
RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
31Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
28Testing of electronic circuits, e.g. by signal tracer
317Testing of digital circuits
3181Functional testing
319Tester hardware, i.e. output processing circuit
G11C 29/16
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation ; ; Subsequent repair; Testing stores during standby or offline operation
04Detection or location of defective memory elements ; , e.g. cell constructio details, timing of test signals
08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
12Built-in arrangements for testing, e.g. built-in self testing [BIST] ; or interconnection details
14Implementation of control logic, e.g. test mode decoders
16using microprogrammed units, e.g. state machines
G11C 29/56
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
29Checking stores for correct operation ; ; Subsequent repair; Testing stores during standby or offline operation
56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
出願人
  • 株式会社アドバンテスト ADVANTEST CORPORATION [JP/JP]; 〒1790071 東京都練馬区旭町1丁目32番1号 Tokyo 1-32-1, Asahi-cho, Nerima-ku, Tokyo 1790071, JP (AllExceptUS)
  • 渡辺 雄也 WATANABE, Yuya [JP/JP]; JP (UsOnly)
発明者
  • 渡辺 雄也 WATANABE, Yuya; JP
代理人
  • 龍華 明裕 RYUKA, Akihiro; 〒1631105 東京都新宿区西新宿6-22-1 新宿スクエアタワー5階 Tokyo 5F, Shinjuku Square Tower, 22-1, Nishi-Shinjuku 6-chome, Shinjuku-ku, Tokyo 1631105, JP
優先権情報
2006-07829622.03.2006JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) TESTING APPARATUS, MEMORY DEVICE AND TESTING METHOD
(FR) APPAREIL ET PROCEDE DE TEST ET DISPOSITIF DE MEMOIRE
(JA) 試験装置、メモリデバイスおよび試験方法
要約
(EN)
A testing apparatus is provided for testing a semiconductor device having a memory region. The testing apparatus is provided with a program section for programming a programmable logic provided in the semiconductor device to operate as a self-testing circuit for testing the memory region in the semiconductor device; a test processing section for testing the memory region in the semiconductor device by operating the self-testing circuit and acquiring the test results; and a judging section for judging conformity of the semiconductor device based on the test results from the self-testing circuit.
(FR)
La présente invention concerne un appareil de test prévu pour tester un dispositif à semi-conducteurs ayant une zone de mémoire. L'appareil de test est muni d'une section de programme pour programmer une logique programmable prévue dans le dispositif à semi-conducteurs pour fonctionner comme circuit d'auto-test afin de tester la zone de mémoire du dispositif à semi-conducteurs, d'une section de traitement du test pour tester la zone de mémoire dans le dispositif à semi-conducteurs en faisant fonctionner le circuit d'auto-test et en acquérant les résultats du test, ainsi que d'une section d'évaluation pour évaluer la conformité du dispositif à semi-conducteurs en fonction des résultats de test du circuit d'auto-test.
(JA)
 メモリ領域を有する半導体デバイスを試験する試験装置を提供する。この試験装置は、半導体デバイスが備えるプログラマブルロジックを、半導体デバイス内のメモリ領域を試験する自己試験回路として動作するようにプログラムするプログラム部と、自己試験回路を動作させることにより、半導体デバイス内のメモリ領域を試験し、試験結果を取得する試験処理部と、自己試験回路による試験結果に基づいて、半導体デバイスの良否を判定する判定部とを備える。
国際事務局に記録されている最新の書誌情報