処理中

しばらくお待ちください...

PATENTSCOPE は、メンテナンスのため次の日時に数時間サービスを休止します。サービス休止: 日曜日 05.04.2020 (10:00 午前 CEST)
設定

設定

1. WO2007102358 - 電子デバイスパッケージ、モジュール、および電子機器

公開番号 WO/2007/102358
公開日 13.09.2007
国際出願番号 PCT/JP2007/053724
国際出願日 28.02.2007
IPC
H01L 23/12 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
23半導体または他の固体装置の細部
12マウント,例.分離できない絶縁基板
H01L 25/00 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
25複数の個々の半導体または他の固体装置からなる組立体
H01L 25/10 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
25複数の個々の半導体または他の固体装置からなる組立体
03すべての装置がグループH01L27/00~H01L51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
10個別の容器をもつ装置
H01L 25/11 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
25複数の個々の半導体または他の固体装置からなる組立体
03すべての装置がグループH01L27/00~H01L51/00の同じサブグループに分類される型からなるもの,例.整流ダイオードの組立体
10個別の容器をもつ装置
11装置がグループH01L29/00に分類された型からなるもの
H01L 25/18 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
25複数の個々の半導体または他の固体装置からなる組立体
18装置がグループH01L27/00~H01L51/00の同じメイングループの2つ以上の異なるサブグループに分類される型からなるもの
CPC
H01L 2224/16
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
10Bump connectors; Manufacturing methods related thereto
15Structure, shape, material or disposition of the bump connectors after the connecting process
16of an individual bump connector
H01L 2224/16225
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
10Bump connectors; Manufacturing methods related thereto
15Structure, shape, material or disposition of the bump connectors after the connecting process
16of an individual bump connector
161Disposition
16151the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
16221the body and the item being stacked
16225the item being non-metallic, e.g. insulating substrate with or without metallisation
H01L 2224/45144
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
42Wire connectors; Manufacturing methods related thereto
44Structure, shape, material or disposition of the wire connectors prior to the connecting process
45of an individual wire connector
45001Core members of the connector
45099Material
451with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
45138the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
45144Gold (Au) as principal constituent
H01L 2224/73253
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2224Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
732Location after the connecting process
73251on different surfaces
73253Bump and layer connectors
H01L 2225/1005
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2225Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
10the devices having separate containers
1005the devices being of a type provided for in group H01L27/00
H01L 2225/1023
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2225Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L51/00
10the devices having separate containers
1005the devices being of a type provided for in group H01L27/00
1011the containers being in a stacked arrangement
1017the lowermost container comprising a device support
1023the support being an insulating substrate
出願人
  • 日本電気株式会社 NEC Corporation [JP/JP]; 〒1088001 東京都港区芝五丁目7番1号 Tokyo 7-1, Shiba 5-chome Minato-ku Tokyo 108-8001, JP (AllExceptUS)
  • NECエレクトロニクス株式会社 NEC Electronics Corporation [JP/JP]; 〒2118668 神奈川県川崎市中原区下沼部1753番地 Kanagawa 1753, Shimonumabe, Nakahara-ku, Kawasaki-shi Kanagawa 211-8668, JP (AllExceptUS)
  • 山崎 隆雄 YAMAZAKI, Takao [JP/JP]; JP (UsOnly)
  • 曽川 禎道 SOGAWA, Yoshimichi [JP/JP]; JP (UsOnly)
  • 城内 俊昭 SHIRONOUCHI, Toshiaki [JP/JP]; JP (UsOnly)
  • 大谷内 賢治 OHYACHI, Kenji [JP/JP]; JP (UsOnly)
発明者
  • 山崎 隆雄 YAMAZAKI, Takao; JP
  • 曽川 禎道 SOGAWA, Yoshimichi; JP
  • 城内 俊昭 SHIRONOUCHI, Toshiaki; JP
  • 大谷内 賢治 OHYACHI, Kenji; JP
代理人
  • 丸山 隆夫 MARUYAMA, Takao; 〒1700013 東京都豊島区東池袋2-38-23 SAMビル 3階 丸山特許事務所 Tokyo MARUYAMA PATENT OFFICE SAM Build. 3floor 38-23,Higashi-Ikebukuro 2-chome Toshima-ku, Tokyo 1700013, JP
優先権情報
2006-06123707.03.2006JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) ELECTRONIC DEVICE PACKAGE, MODULE AND ELECTRONIC DEVICE
(FR) BOITIER DE DISPOSITIF ELECTRONIQUE, MODULE ET DISPOSITIF ELECTRONIQUE
(JA) 電子デバイスパッケージ、モジュール、および電子機器
要約
(EN)
Provided is an electronic device package or the like wherein a wiring pattern on an interposer substrate is not easily damaged in a space formed between an electronic device and an inserting substrate. The semiconductor package is a FAN-OUT type package provided with the interposer substrate (3), and the semiconductor device (1) and the inserting substrate (18) arranged on the substrate (3). The interposer substrate (3) has a wiring pattern (6) inside. The space (8) is formed between the semiconductor device (1) and the inserting substrate (18). In a region which corresponds to the space, a reinforcing means (metal film (7)) is formed for increasing strength of the wiring pattern (6).
(FR)
L'invention concerne un boîtier de dispositif électronique, ou similaire, lequel offre un schéma de câblage sur un substrat d'interposeur qui n'est pas facilement endommagé dans un espace formé entre un dispositif électronique et un substrat d'insertion. Le boîtier de semiconducteur se présente sous la forme d'un boîtier de type à sortance contenant le substrat d'interposeur (3), le dispositif semiconducteur (1) et le substrat d'insertion (18) disposés sur le substrat (3). Sur son côté interne, le substrat d'interposeur (3) comporte un schéma de câblage (6). L'espace (8) est formé entre le dispositif semiconducteur (1) et le substrat d'insertion (18). Un moyen de renforcement (une pellicule métallique (7)) est monté dans une zone qui correspond audit espace afin d'accroître la robustesse du schéma de câblage (6).
(JA)
 電子デバイスと挿入基板との間などに形成される隙間部分における、インターポーザ基板の配線パターンの損傷が生じにくい電子デバイスパッケージ等を提供する。  本発明に係る半導体パッケージは、インターポーザ基板3と、該基板3上に配置された半導体デバイス1と挿入基板18とを有するFAN-OUT型のパッケージである。インターポーザ基板3は、内部に配線パターン6を有している。半導体デバイス1と挿入基板18との間には隙間8が形成されており、この隙間に対応する領域に、上記配線パターン6の強度を増加させる補強手段(金属膜7)が形成されている。
国際事務局に記録されている最新の書誌情報