処理中

しばらくお待ちください...

設定

設定

1. WO2007102218 - リコンフィギャラブル回路

公開番号 WO/2007/102218
公開日 13.09.2007
国際出願番号 PCT/JP2006/304551
国際出願日 09.03.2006
IPC
G06F 15/80 2006.01
G物理学
06計算;計数
F電気的デジタルデータ処理
15デジタル計算機一般;データ処理装置一般
76プログラム記憶式汎用計算機のアーキテクチャ
80共通制御機構をもつ処理装置の配列からなるもの,例.単一命令複数データプロセッサ
G06F 9/54 2006.01
G物理学
06計算;計数
F電気的デジタルデータ処理
9プログラム制御のための装置,例.制御装置
06プログラム記憶方式を用いるもの,すなわちプログラムを受取りまたは保持するために処理装置の内部記憶装置を用いるもの
46マルチプログラミング装置
54プログラム間通信
CPC
G06F 15/7867
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
15Digital computers in general
76Architectures of general purpose stored program computers
78comprising a single central processing unit
7867with reconfigurable architecture
出願人
  • 富士通株式会社 FUJITSU LIMITED [JP/JP]; 〒2118588 神奈川県川崎市中原区上小田中4丁目1番1号 Kanagawa 1-1, Kamikodanaka 4-chome Nakahara-ku, Kawasaki-shi Kanagawa 2118588, JP (AllExceptUS)
  • 藤沢 久典 FUJISAWA, Hisanori [JP/JP]; JP (UsOnly)
発明者
  • 藤沢 久典 FUJISAWA, Hisanori; JP
代理人
  • 大菅 義之 OSUGA, Yoshiyuki; 〒1020084 東京都千代田区二番町8番地20 二番町ビル3F Tokyo 3rd Fl., Nibancho Bldg. 8-20, Nibancho Chiyoda-ku, Tokyo 1020084, JP
優先権情報
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) RECONFIGURABLE CIRCUIT
(FR) CIRCUIT RECONFIGURABLE
(JA) リコンフィギャラブル回路
要約
(EN)
Provided is a dynamic reconfigurable circuit effectively utilizing a configuration memory. The reconfigurable circuit is formed by a plurality of processing elements and configuration memories. The reconfigurable circuit includes: a state management unit for generating management information for managing a configuration state transition of the processing elements; and a state decoding unit for receiving management information from the state management unit, reading configuration data corresponding to the state transition state from the configuration memory corresponding to the processing element according to the management information, and generating state transmission information for performing state transition of the progressing element.
(FR)
L'invention concerne un circuit reconfigurable dynamiquement utilisant effectivement une mémoire de configuration. Le circuit reconfigurable est formé d'une pluralité d'éléments de traitement et de mémoires de configuration. Le circuit reconfigurable inclut : une unité de gestion d'états permettant de générer des informations de gestion destinées à gérer une transition d'état de configuration des éléments de traitement, ainsi qu'une unité de décodage d'état permettant de recevoir des informations de gestion provenant de l'unité de gestion d'états, de lire les données de configuration correspondant à l'état de transition d'état à partir de la mémoire de configuration correspondant à l'élément de traitement en fonction des informations de gestion, et de générer des informations de transmission d'état afin d'effectuer une transition d'état de l'élément en progression.
(JA)
 コンフィギュレーションメモリを効率よく利用した動的なリコンフィギャラブル回路を提供する。  複数のプロセッシングエレメントとコンフィギュレーションメモリから構成されるリコンフィギャラブル回路であって、プロセッシングエレメントのコンフィギュレーションの状態遷移を管理する管理情報を生成する状態管理部と、 状態管理部から管理情報を受信し、管理情報に基づいてプロセッシングエレメントに対応するコンフィギュレーションメモリから、状態遷移する状態に相当するコンフィギュレーションデータを読込み、プロセッシングエレメントを状態遷移するための状態遷移情報を生成する状態デコード部と、  を具備することを特徴とするリコンフィギャラブル回路である。
他の公開
国際事務局に記録されている最新の書誌情報