処理中

しばらくお待ちください...

PATENTSCOPE は、メンテナンスのため次の日時に数時間サービスを休止します。サービス休止: 日曜日 05.04.2020 (10:00 午前 CEST)
設定

設定

1. WO2007102192 - 半導体デバイス製造方法

公開番号 WO/2007/102192
公開日 13.09.2007
国際出願番号 PCT/JP2006/304286
国際出願日 06.03.2006
IPC
H01L 21/027 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
027その後のフォトリソグラフィック工程のために半導体本体にマスクするもので,グループH01L21/18またはH01L21/34に分類されないもの
G03F 7/20 2006.01
G物理学
03写真;映画;光波以外の波を使用する類似技術;電子写真;ホログラフイ
Fフォトメカニカル法による凹凸化又はパターン化された表面の製造,例.印刷用,半導体装置の製造法用;そのための材料;そのための原稿;そのために特に適合した装置
7フォトメカニカル法,例.フォトリソグラフ法,による凹凸化又はパターン化された表面,例.印刷表面,の製造;そのための材料,例.フォトレジストからなるもの;そのため特に適合した装置
20露光;そのための装置
H01L 21/66 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
66製造または処理中の試験または測定
CPC
B82Y 10/00
BPERFORMING OPERATIONS; TRANSPORTING
82NANOTECHNOLOGY
YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
10Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
B82Y 40/00
BPERFORMING OPERATIONS; TRANSPORTING
82NANOTECHNOLOGY
YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
40Manufacture or treatment of nanostructures
H01J 37/3174
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
37Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
30Electron-beam or ion-beam tubes for localised treatment of objects
317for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
3174Particle-beam lithography, e.g. electron beam lithography
H01L 22/14
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
22Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
10Measuring as part of the manufacturing process
14for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
H01L 22/20
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
22Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
H01L 2924/0002
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
2924Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
0001Technical content checked by a classifier
0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
出願人
  • 株式会社トプコン TOPCON CORPORATION [JP/JP]; 〒1748580 東京都板橋区蓮沼町75番1号 Tokyo 75-1, Hasunuma-cho Itabashi-ku, Tokyo 174-8580, JP (AllExceptUS)
  • 山田 恵三 YAMADA, Keizo [JP/JP]; JP (UsOnly)
発明者
  • 山田 恵三 YAMADA, Keizo; JP
代理人
  • 志賀 正武 SHIGA, Masatake; 〒1048453 東京都中央区八重洲2丁目3番1号 Tokyo 2-3-1, Yaesu, Chuo-ku Tokyo 104-8453, JP
優先権情報
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) METHOD FOR FABRICATING SEMICONDUCTOR DEVICE
(FR) procédé de fabrication de dispositif semi-conducteur
(JA) 半導体デバイス製造方法
要約
(EN)
A method for fabricating a semiconductor device in which fabrication efficiency of the semiconductor device is enhanced by managing a photoresist process well. The method for fabricating a semiconductor device comprises a step for forming a photoresist film on a semiconductor substrate, a step for exposing the photoresist film under different exposure conditions for every shot by using a mask in which a predetermined pattern for evaluating process is formed, a step for forming a photoresist structure on the semiconductor substrate by developing the photoresist film under predetermined conditions, a step for irradiating the surface of the semiconductor substrate on which the photoresist structure is formed with an electron beam, a step for measuring a substrate current generated in the semiconductor substrate through irradiation with an electron beam, and a step for calculating a process window from the waveform of the substrate current.
(FR)
L'invention concerne un procédé de fabrication de dispositif semi-conducteur dans lequel l'efficacité de fabrication du dispositif semi-conducteur est renforcée par la bonne gestion d'un processus de photoréserve. Le procédé de fabrication d'un dispositif semi-conducteur comprend une phase consistant à former un film de photoréserve sur un substrat semi-conducteur, une phase consistant à exposer le film de photoréserve à différents conditions d'exposition pour chaque prise en utilisant un masque dans lequel est constitué un motif prédéterminé d'évaluation du processus, une phase consistant à former une structure de photoréserve sur le substrat semi-conducteur par développement du film de photoréserve dans des conditions prédéterminées, une phase consistant à irradier la surface du substrat semi-conducteur sur lequel la structure de photoréserve est formée avec un faisceau électronique, une phase consistant à mesurer un courant de substrat généré dans le substrat semi-conducteur par irradiation avec un faisceau électronique, et une phase consistant à calculer une fenêtre de traitement à partir de la forme d'onde du courant de substrat.
(JA)
 本発明の課題は、フォトレジスト工程を良好に管理し、半導体デバイスの製造効率を向上させることにある。 本発明に係る半導体測定装置は、半導体基板上にフォトレジスト膜を形成するステップと、プロセス評価用の所定のパターンが形成されたマスクを用いて、ショット毎に異なる露光条件にて前記フォトレジスト膜を露光するステップと、前記フォトレジスト膜を所定の条件で現像して前記半導体基板上にフォトレジスト構造体を形成するステップと、前記フォトレジスト構造体が形成された前記半導体基板の表面に電子ビームを照射するステップと、前記電子ビームの照射に伴って前記半導体基板に発生する基板電流を測定するステップと、前記基板電流の波形からプロセスウインドーを算出するステップとを含むことを特徴とする。
国際事務局に記録されている最新の書誌情報